专利名称：以低蚀刻速率介电质衬里改善间隙填充的方法
以低蚀刻速率介电质衬里改善间隙填充的方法相关申请的交叉引用本申请案主张由Kwon等人于公元2008年10月16日提出申请且发明名称为 "GAPFILL IMPROVEMENT WITH HIGH LOW ETCH RATE DIELECTRIC LINERS” 的美国临时申请案号61/106,076的优先权。本申请案和发明名称皆为"BORON NITRIDE AND BORON NITRIDE-DERIVED MATERIALS DEPOSITION METHOD” 的美国专利申请案号 11/765,257 以及美国专利申请案号61/042，638相关。此三个申请案的全部内容以引用方式并入本文作为参考。领域本申请关于薄膜及涂层的沉积、图案化及处理中用到的包括设备、工艺及材料方面的制造技术解决方案，其代表性实例包括(但不限于)以下应用半导体及介电质材料及装置、硅基晶片及平板显示器(诸如TFT)。背景增加集成电路的密度可增加速度及扩大应用范围。增加密度可增加邻近电路元件及传导线之间不良的电性交互影响。防止不良电性交互影响的常用方式为提供沟槽 (trench)并以电绝缘材料填充该沟槽，以便使这些元件不仅在物理意义上亦在电性意义上隔开。然而，随着电路密度增加，沟槽的宽度减小，从而增大其深宽比，并使得填充沟槽且不留空隙(void)变得愈来愈难。未完全填充的沟槽为不良的，因为其隔离程度可能受损，从而限制最大操作频率或影响集成电路的操作。此类间隙填充应用中常用的技术是化学气相沉积(“CVD”)技术。惯用的热CVD 工艺将反应性气体供应至基板表面，使该处发生热致化学反应以产生所要膜。等离子体辅助CVD( “PECVD”)技术藉由将射频(“RF”)能量施加于基板表面附近的反应区域来产生等离子体，从而促进反应气体的激发及/或离解。与惯用热CVD工艺相比，等离子体中的物种的高反应性可减少发生化学反应所需的能量，从而降低此类CVD工艺所需的温度。这些优点可由高密度等离子体(“HDP”)CVD技术加以深化，在该技术中，密集等离子体在低真空压力下形成，以使得离子化反应物在总反应物数量中占更大百分比。虽然这些技术中的每一者概括地隶属于“CVD技术”，但其中的每一者皆具有其各自的特殊特性，使得其或多或少适用于某些特定应用。在沟槽具有较大深宽比及较窄宽度的一些例子中，常采用这些CVD技术中的某种使用“沉积/蚀刻/沉积”的工艺来填充沟槽，即依序包括沉积材料、回蚀其中一部分及沉积额外材料。蚀刻步骤用于改变部分填充的沟槽的外形，于其上开口以使得在其闭合并留下内部空隙之前可沉积较多材料。蚀刻步骤可穿透所沉积的材料并损坏尤其是位于沟槽或通孔的顶部附近的下方层。在浅沟槽隔离(STI)的情形下，下方半导体及/或保护性氮化硅阻挡层可受到损坏，从而导致装置的不稳定性。若允许蚀刻步骤移除过多材料，则装置的可靠性多将面临风险。简要概述本发明描述了一种填充一沟槽的方法，其包括沉积一种在含氟蚀刻化学反应中显示出高氧化硅与介电质衬里蚀刻速率比率的介电质衬里(dielectric liner)。氧化硅沉积于该沟槽内，并经蚀刻以在该沟槽顶部附近增开(reopen)或扩大一间隙。该介电质衬里在该蚀刻工艺期间保护下方基板，因此该间隙可制得较大。氧化硅再次沉积在该沟槽内以大体上填充该沟槽。在一实施方式中，一种在一半导体基板中的一沟槽中沉积介电质材料的方法包括在该沟槽的底部及侧壁表面上形成一含有氮化硼的衬里层及在该衬里层上沉积含有氧化硅的该介电质材料以使得该介电质材料至少部分填充该沟槽。该方法进一步包括藉由一蚀刻剂蚀刻该所沉积的介电质材料的一部分，从而以一高于该衬里层的蚀刻速率的蚀刻速率移除该介电质材料。在另一实施方式中，一种移除填充于一半导体基板中的一沟槽中的介电质材料中所形成的空隙的方法包括蚀刻该介电质材料的一顶部部分以暴露该空隙中的一开口，其中该蚀刻亦暴露一由该介电质材料覆盖衬里层(包含氮化硼)的一部分。该方法进一步包括将额外介电质材料沉积至该所暴露的空隙中，藉由向该空隙中填充该额外介电质材料而移除该空隙。在又一实施方式中，一种沉积一膜以填充一基板的一表面中的一间隙的方法包括在该基板的该表面上形成一介电质衬里，其中氧化硅与介电质衬里的蚀刻比大于约50。该方法进一步包括在该介电质衬里上沉积一第一层介电质，蚀刻该基板的该表面及沉积一第二层介电质以大体上填充该间隙。下文描述中对额外实施方式及特征结构作了几分阐述，对于本领域的技术人员而言在审阅本说明书之后或藉由实施所揭示的实施方式，皆可对其有几分获悉。所揭示实施方式的特征结构及优点可藉由本说明书中所描述的手段、组合及方法得以实现及获取。附图简要说明可通过参考说明书和附图的其余部分实现对所揭示的实施方式的特征和优点的进一步了解。
图1为根据所揭示的实施方式的氧化硅间隙填充沉积工艺的流程图。图2A至图2E为根据所揭示的实施方式的沉积工艺期间基板上诸特征结构的横截面图。图3A至图;3B为根据所揭示的实施方式的阻挡层的横截面图。图4为形成氮化硼及氧化硼膜的方法的流程图。 在附图中，类似组件及/或特征结构可具有相同组件符号。此外，对于相同类型的组件可藉由在其组件符号后增加一破折号或第二符号对相似组件进行区分。若说明书中仅采用第一组件符号，则相关描述适用于所有具有相同第一组件符号的类似组件而与第二组件符号无关。具体描述本发明描述了一种填充一沟槽的方法，其包括沉积一种在含氟蚀刻化学反应中显示出高氧化硅与介电质衬里蚀刻速率比率的介电质衬里。氧化硅沉积在该沟槽内，并经蚀刻以于该沟槽顶部附近增开或扩大一间隙。该介电质衬里在该蚀刻工艺期间保护下方基板，因此该间隙可制得较大。氧化硅再次沉积于该沟槽内以填充该沟槽。本发明的实施方式针对于沉积一膜以填充一基板的一表面中的沟槽的方法。对于给定宽度的沟槽，实施方式使用多步骤沉积及蚀刻工艺，其中在两个沉积工艺之间使用蚀刻工艺以扩大或增开该膜内的一间隙。具有相对于氧化硅的低HF蚀刻速率的介电质衬里层共形沉积在该基板的该表面中的沟槽中，继而采用氧化硅沉积/蚀刻/沉积顺序，该顺序表示该顺序中的氧化硅处理步骤的次序。介电质衬里层可增加对表面特征结构的保护，使更高深宽比的沟槽能够无空隙地填充，否则若沟槽壁受损将最终影响装置的操作。特定言之，本发明的实施方式可用于填充约45nm以下或约45nm宽的沟槽且适用于各种不同的间隙填充应用，例如浅沟槽隔离。为了更好地了解并理解本发明，现参考图1及图2，其为根据所揭示的实施方式的氧化硅间隙填充沉积工艺的流程图及其横截面图。该工艺始于将表面上具有沟槽210的基板200移至处理腔室(步骤105及图2A)。该沟槽可藉由相同材料的两个壁产生，或如图示由不同材料205、206的壁形成。在一些情形中，这些壁形成在支撑基板材料自身中。具有相对低蚀刻速率的材料(诸如氮化硼)的共形薄衬里层沉积于基板上(步骤110，其结果显示于图2B)。共形薄衬里(liner) 250与沟槽210的宽度相比较薄。如本文中所使用，具有相对低蚀刻速率的材料描述的是一种在含氟蚀刻工艺中蚀刻速率低于常用氮化硅的材料。在衬里250的沉积后，填充沟槽210的工艺始于沉积一层氧化硅(步骤115，其结果显示于图2C)。该氧化层硅275填充沟槽210的一部分。氧化层硅275的厚度在沟槽210的顶部附近要比侧面或底部附近迅速增加。此可导致沟槽210上方形成收窄间隙 (narrowed gap)或甚至导致沟槽210中形成闭合空隙(未图示)。留在沟槽中且并入最终装置或集成电路中的闭合空隙可损害装置效能或影响良率。停止该沉积工艺并回蚀该基板(步骤120，其结果显示于图2D)以便在后续的材料沉积期间减少沟槽210中的空隙的形成。在实施方式中，衬里为在相同或类似含氟蚀刻工艺中展现比氮化硅低的蚀刻速率的氮化硼。氮化硅为常用的衬里替代材料。根据所揭示的实施方式的衬里的较低蚀刻速率可允许蚀刻工艺持续更长时间，从而使沟槽210更易接近。替代地或组合地，衬里的较低蚀刻速率允许蚀刻工艺在移除衬里及氧化硅两者时皆更为主动。此变化可来自蚀刻等离子体参数的改变、氟化学性质的改变或本领域的技术人员已知的其它蚀刻工艺参数的改变。更长及/或主动蚀刻可移除相对更多的氧化硅，而不致将衬里或顶部侧壁材料205、206损坏至有损装置效能的程度。该蚀刻工艺可采用具有或不具有等离子体的含氟气体。该蚀刻可自氧化硅层275的高处移除较多材料且自沟槽210的底部移除较少材料以改善下一步骤的间隙填充。接着，氧化硅对所蚀刻的基板的第二沉积填充两侧壁之间的沟槽210(步骤125，其结果显示于图2E)。虽然由图1及图2呈现的例示性工艺展示了包含两次沉积夹带一次蚀刻的工艺 (简称为“沉积/蚀刻/沉积”)，但该工艺可包含任何次数的蚀刻工艺，其中每一次蚀刻前后皆有沉积工艺(例如沉积/蚀刻/沉积/蚀刻/沉积)。一对相邻的沉积与蚀刻工艺可能不彼此接界。在实务中，在该一对工艺之间可能存在间隙，且在一些情形中，晶片在两个工艺之间可自一个处理腔室移除并转移至另一腔室。相对低蚀刻速率的材料(诸如氮化硼)的单层衬里350-1以横截面展示于图3A 中。图中亦展示了该衬里的放大的横截面图，显示出一层材料354。该单层衬里的化学组成不同于典型衬里材料且相关蚀刻速率更低。当引入至一处理流程中时，存在材料(例如硼)可能自单层衬里浸析出并有害地影响装置效能或处理流程的一定可能性。氮化硅作为人们熟知的阻挡材料，能够防止进入或离开基板下方部分的材料扩散。根据所揭示的实施方式的衬里可提供与许多应用中的阻挡层类似的效用。在可能对硼扩散较敏感的其它应用中，可将一或多个氮化硅衬里整合至图1的处理流程中以避免或抑制材料自此这些新衬里扩散至衬里上下的区域中。为了减少向衬里以下区域的扩散，可在步骤105与步骤110之间沉积一层氮化硅。 亦可在步骤Iio与步骤115之间插入沉积一层氮化硅的步骤以减少化学物质自新衬里材料向衬里以上区域的扩散。这些氮化硅插入层可在本文中泛称为阻挡层或扩散阻挡层且可由除氮化硅之外的其它材料制成。因此，在实施方式中，可在氧化硅沉积之前形成包括双层及三层的复合层用作衬里。根据本发明的实施方式，复合层中的至少一层可展现出相对于先前技术氮化硅层相对低的蚀刻速率。图3B为三层衬里350-2的横截面图。图中亦展示了该衬里的放大的横截面图，显示出包括底层氮化硅352、氮化硼3M及顶层氮化硅356在内的三层材料。现参考用于填充沟槽的沉积/蚀刻/沉积顺序，一种给定顺序的两次沉积技术可为相同沉积技术或方案。然而，其亦可彼此不同。代表性氧化物沉积方法为CVD、HDP-CVD、 SACVD、eHARP、HTUSG及O3-TEOS。诸如旋涂玻璃(SOG)的流动性技术可能具有改善的间隙填充能力但仍可依据黏度及其它SOG工艺参数进而受益于根据所揭示的实施方式的处理顺序。根据所揭示的实施方式的方法为各种含氟干式蚀刻及湿式蚀刻工艺都提供了效用实用性。两种代表性含氟干式蚀刻工艺的蚀刻比展示于表1中。使用两种氟蚀刻工艺的氧化物蚀刻速率与氮化硅蚀刻速率的比率展示于一行中。类似地，两种氟蚀刻的氧化硅与氮化硼蚀刻速率比率展示于最后一行中。因为在氧化物蚀刻中，氧化硅蚀刻比氮化硼快得多，所以对同样的氧化物蚀刻工艺当氮化硅衬里的至少一部分被移除时，类似厚度的由氮化硼制成的衬里的一部分得以保留。此两种氟蚀刻工艺包含两种前驱物，即NH3及NF3,且 “蚀刻1”包含高于“蚀刻2”的NF3浓度以便增加氧化硅的蚀刻速率。表I 相对于氧化硅的蚀刻比
权利要求
1.一种在一半导体基板中的一沟槽中沉积介电质材料的方法，该方法包含 在该沟槽的底部及侧壁表面上形成一包含氮化硼的衬里层；在该衬里层上沉积包含氧化硅的该介电质材料，其中该介电质材料至少部分填充该沟槽；及藉由一蚀刻剂蚀刻该所沉积的介电质材料的一部分，其中该蚀刻剂以一高于该衬里层的蚀刻速率的蚀刻速率移除该介电质材料。
2.根据权利要求1所述的方法，其中该衬里层为一包含氮化硼的单层。
3.根据权利要求1所述的方法，其中该衬里层为一包含一氮化硅层及一氮化硼层的双层。
4.根据权利要求1所述的方法，其中该衬里层为一包含一形成在一对氮化硅层之间的氮化硼层的三层。
5.根据权利要求1所述的方法，其中蚀刻该所沉积的介电质材料的一部分的步骤暴露一形成于该沟槽中的该介电质材料中的空隙。
6.根据权利要求5所述的方法，其中该方法进一步包含在该沟槽中沉积一第二部分该介电质材料，其中该第二部分介电质材料至少部分填充该所暴露的空隙。
7.根据权利要求1所述的方法，其中蚀刻该所沉积的介电质材料的一部分的步骤将该介电质材料在该沟槽中形成的一间隙扩大。
8.根据权利要求1所述的方法，其中蚀刻该所沉积的介电质材料的一部分的步骤采用一包含反应性氟的干式蚀刻。
9.根据权利要求1所述的方法，其中蚀刻该所沉积的介电质材料的一部分的步骤采用一 Siconi蚀刻工艺。
10.根据权利要求1所述的方法，其中该蚀刻剂包含一由三氟化氮(NF3)形成的反应性氟物种。
11.一种移除填充于一半导体基板中的一沟槽中的介电质材料中所形成的空隙的方法，该方法包含蚀刻该介电质材料的一顶部部分以暴露该空隙中的一开口，其中该蚀刻亦暴露一由该介电质材料覆盖的包含氮化硼的衬里层的一部分；及将额外介电质材料沉积至该所暴露的空隙中，藉由向该空隙中填充该额外介电质材料而移除该空隙。
12.一种沉积一膜以填充在一基板的一表面中的一间隙的方法，该方法包含 在该基板的该表面上形成一介电质衬里，其中氧化硅与介电质衬里的蚀刻比大于约50 ；在该介电质衬里上沉积一第一层介电质； 蚀刻该基板的该表面；及沉积一第二层介电质以大体上填充该间隙。
13.根据权利要求12所述的方法，其中氧化物与介电质衬里的蚀刻比大于约75。
14.根据权利要求12所述的方法，其中氧化物与介电质衬里的蚀刻比大于约100。
15.根据权利要求12所述的方法，其中该介电质衬里包含氮化硼。
16.根据权利要求12所述的方法，其中该介电质衬里具有一大于5%的硼原子浓度。
17.根据权利要求12所述的方法，其中该介电质衬里具有一大于5%的碳原子浓度。
18.根据权利要求12所述的方法，其中该介电质衬里具有一大于10%的硼原子浓度。
19.根据权利要求12所述的方法，其中该介电质衬里具有一大于10%的碳原子浓度。
20.根据权利要求12所述的方法，其中该介电质衬里具有一大于20%的硼原子浓度。
21.根据权利要求12所述的方法，其中该介电质衬里具有一大于20%的碳原子浓度。
22.根据权利要求12所述的方法，其中该介电质衬里包含一选自由以下各者组成的群的材料碳化硼、氧化硼、碳化硅、氮化硼、氮化硼碳、氮化磷硼、氮化碳、氮化硅硼、氧化硼硅及氮化硅碳。
23.根据权利要求12所述的方法，进一步包含一在形成氮化硼共形层之前形成一层氮化硅的步骤。
24.根据权利要求12所述的方法，进一步包含一在沉积该第一层介电质之前形成一层氮化硅的步骤。
25.根据权利要求12所述的方法，进一步包含一在形成氮化硼共形层之前形成一第一层氮化硅及在沉积该第一层介电质之前形成一第二层氮化硅的步骤。
26.根据权利要求12所述的方法，其中蚀刻该基板的步骤包含在一包含NH3及NF3的处理气体中干式蚀刻该基板。
全文摘要
本发明描述了一种填充一沟槽的方法，该方法包括沉积一种在含氟蚀刻化学反应中显示出高氧化硅与介电质衬里蚀刻速率比率的介电质衬里。氧化硅沉积在该沟槽内，并经蚀刻以在该沟槽顶部附近增开或扩大一间隙。该介电质衬里在该蚀刻工艺期间保护下方基板，因此该间隙可制得较大。氧化硅再次沉积在该沟槽内以大体上填充该沟槽。
文档编号H01L21/762GK102187450SQ200980140991
公开日2011年9月14日 申请日期2009年9月29日 优先权日2008年10月16日
发明者权荣寿, 张飞, 王安川, 永·S·李, 米哈拉·鲍尔西努, 夏立群, 全振浩 申请人:应用材料股份有限公司