能使位错移位的制造和处理绝缘体上半导体型结构体的方法及相应结构体的制作方法

专利名称：能使位错移位的制造和处理绝缘体上半导体型结构体的方法及相应结构体的制作方法
能使位错移位的制造和处理绝缘体上半导体型结构体的方
法及相应结构体本发明特别涉及处理连续包含载体基板、氧化物层和薄半导体层的绝缘体上半导体型(SOI)结构体的方法，其中在受控的中性或还原性气氛下并在受控的时间和温度条件下进行热处理，以促使氧化物层的至少部分氧向薄半导体层扩散，引起氧化物层的完全或部分溶解。该处理有选择性地进行，S卩，完全溶解SOI结构体的与所需图案对应的确定区域中的氧化物层，同时保留其他区域中的初始氧化物层。于是使用氧化物层的“选择性溶解”来表达所述处理。以此方式可以获得杂合结构体，即，其既包含氧化物层得到保留的“SOI ”区域，也包含氧化物层已被完全溶解的主体区域。所述结构体可用于制造通常在不同载体上制造的不同类型的电子元件(例如存储元件和逻辑元件)。微处理器制造商已经各自开发出用于逻辑和存储元件的制造技术，但是这两种类型的元件通常在各自不同的载体(即主体基板或S0I)上制造。此外，由一种基板改变为另一种基板意味着制造技术上要有重大改变。因此，选择性溶解的优点在于，可为微处理器制造商提供其上包含“主体”区域和 “S0I”区域的晶片，同时保留他们所精通的能够制造“逻辑”元件和“存储”元件的技术。选择性溶解技术的精确性可以有效地控制元件尺度的“主体”和“S0I”区域。选择性溶解可以通过在薄半导体层的表面上形成掩模并通过热处理以促进氧扩散而实施。由于掩模由形成氧扩散屏障的材料制成，因此氧仅能通过未被掩模覆盖的薄半导体层的暴露区域扩散。在此操作过程中，会出现存在缺陷的问题，所述缺陷与在氧化物已被除去的区域中载体基板/薄层界面处容有晶格相关。这被称作“失配位错(misfitdislocations)，，。这些缺陷的产生原因在于在薄层的晶格和载体基板的晶格相互连接的区域(即氧不再存在之处)中二者的不完美对齐。只要这两种晶格之间存在氧化物，缺陷就不会出现。另一方面，一但获得氧化物的溶解，晶格的不完美对齐就会导致所述位错的形成。本发明的一个目的是提出一种方法(例如如上所述的方法)，利用所述方 法可以最小化、甚至消除位错问题。因此提供了一种制造和处理连续包含载体基板、氧化物层和半导体材料薄层的绝缘体上半导体型结构体的方法，所述结构体通过以下方式获得a)将给体基板与所述载体基板结合，所述给体基板包含所述半导体层，这些基板具有相同晶体取向；b)薄化所述给体基板以只留下所述薄层，
-在所述载体基板和薄层中的一个和/或另一个上涂布有氧化物层；-所述载体基板和薄层各自在平行于它们的界面的平面中分别具有第一和第二晶格；其中 1)在所述薄层上形成掩模，以界定所述层的表面上的暴露区域，所述暴露区域未被掩模覆盖并根据所需图案分布；2)在受控的中性或还原性气氛下并在受控的时间和温度条件下进行热处理，以促使氧化物层的至少部分氧透过薄层扩散，引起对应于所述所需图案的氧化物层的区域中氧化物的受控去除。该方法值得注意之处在于_在步骤a)中，所述载体基板和薄层相对于彼此的设置，使得在所述平行于它们的界面的平面内，所述晶格共同形成不超过1°的所谓“扭转角”，并在垂直于它们的界面的平面内，所述晶格共同形成不超过1°的所谓“倾角”。-使用厚度低于1100埃的薄层。本申请人已经证明，通过将对齐缺陷限制为上述角度和通过使用具有所指定厚度的薄层，界面处形成的位错通过施加可达到薄层的自由面的热处理而移位，在所述自由面处所述位错通过原子重排而消弭。换言之，晶体缺陷在薄层中是可移动的，并具有通过晶体重组而“上升”至其表面的倾向。在本申请全文中，“这些基板具有相同的晶体取向，，表示这些基板切割自晶锭，这些基板基本沿同一轴向由这些晶锭获得。根据其他有利的非限制性特征_在步骤a)中，所述载体基板和薄层被设置为使得所述平行于它们的界面的平面中，所述晶格在共同形成不超过0.5°的所谓“扭转角”；-在步骤a)中，所使用的载体和给体基板各自带有至少一个可视标记，所述可视标记沿相对于所述晶格的确定的方向取向；-使用厚度低于800埃的薄层；-在步骤b)中，通过给体基板沿预先形成的应力区域的破裂，处理所述给体基板以仅留下所述薄层；_在步骤b)中，对所述给体基板通过经由其背面减小其厚度而进行处理，以仅留下所述薄层；_使用硅的载体基板；-使用厚度为100埃 200埃的薄层，特别是硅基薄层。本发明还涉及包含载体基板和半导体材料的薄层的半导体型结构体，其特征在于-所述薄层包含隐埋氧化物区域，使得存在第一区域和第二区域，在所述第一区域中，所述薄层由所述隐埋氧化物区域承载，在所述第二区域中，所述薄层由所述载体基板承载；-位于所述氧化物区域上的所述薄层的材料和也位于这些区域上的所述载体基板的材料具有晶格，所述晶格在平行于它们的界面的平面中共同形成不超过1°的所谓“扭转角”，并在垂直于它们的界面的平面中共同形成不超过1°的所谓“倾角”；-位于氧化区域之间并与载体基板直接接触的所述薄层的材料具有与该载体基板的材料相同的晶格取向有利的是-该结构体具有位于第二区域周边(即在由载体基板所承载的薄层与隐埋氧化物区域接触之处)的位错；-所述薄层的厚度低于1100埃；-隐埋氧化物厚度为10纳米 20纳米；_载体基板为硅{1，0，0}。阅读以下对优选实施方式的描述后，本发明的其他特征和优点将变得显而易见。所述描述参照附图进行，附图中-

图1和图2是以两种不同状态进行本发明的方法的结构体的简化的截面图；-图3是说明结构体的载体基板和薄层的晶格在实施所述方法前在平行于它们的界面的平面中未对齐的图，而-图4说明的是在实施所述方法后这些晶格的对齐；-图5是所使用的载体基板的俯视图；-图6和图7是与图3和图4相似的视图，用以分别说明载体和薄层基板的晶格在垂直于它们的界面的方向上的未对齐和对齐；-图8 图10是与图1和图2相似的简化图，显示了对应于本发明的实施方式的三种不同状态的结构体。在开始参照上述附图实际描述本发明方法之前，先对一些提示、定义和技术作下述说明。选择性(或局部)溶解处理的介绍对从基部到表面连续包含载体基板、氧化物层和半导体层的绝缘体上半导体型 (SOI)结构体进行选择性溶解处理。用以获得所述SOI结构体的方式详细描述如下。选择性溶解工艺包含以下步骤-在薄半导体层上形成掩模以界定未被掩模覆盖并根据所需图案分布的所述层的表面上的所谓暴露区域，-在中性或还原性受控气氛下并在受控的时间和温度条件下进行热处理，以促使氧化物层的至少部分氧透过薄半导体层扩散，引起对应于所需图案的氧化物层的区域中氧化物厚度的受控降低。掩模的形成在半导体层上有选择地形成掩模，以使半导体层的下述区域暴露出来，所述区域对应于需要降低氧化物厚度的氧化物层的区域。“对应于”在此处是指由半导体层的所有暴露区域所界定的图案与所需图案相同， 需要降低氧化物厚度的氧化物层的区域据此而分布。换言之，掩模仅覆盖与所需图案互补的半导体层的那些区域。通常，采用常规光刻技术进行掩模的选择性形成，所述技术可以界定掩模所沉积的半导体层的区域。 一般而言，形成掩模的工艺包括以下连续步骤-形成氮化硅SixNy(例如Si3N4)层，所述层能够通过沉积在半导体层的整个表面上形成掩模；-在SixNy层的整个表面上沉积光刻胶层；-通过光刻用掩模来局部隔绝树脂；-通过例如在溶剂中稀释来选择性去除所隔绝的区域；-然后通过树脂中形成的开口蚀刻随后将暴露的SixNy层的区域。蚀刻通常是树脂可抵抗的干法(等离子体)蚀刻。另一方面，通过此等离子体蚀刻SixNy。应当注意，上述技术在微电子领域是常用的，并且只是通过举例方式给出。一般而言，可形成掩模的任何工艺都可以在本发明中使用。掩模以对氧原子的扩散形成屏障的材料制成。此外，所述材料能够耐受处理条件。因此，氮化硅(其通式为SixNy，其中化学计算系数(x，y)可以取不同值)是形成掩模的优选材料，因为其容易使用(即先沉积，然后在溶解处理后去除)并且不污染硅。不过，也可以将能够对氧的扩散形成屏障且能耐受处理条件的任何其他材料用于掩模。掩模的厚度通常为Inm 50歷，并优选为20nm左右。在溶解处理后，掩模可以通过干法蚀刻或湿法蚀刻而去除。溶解处理在说明书的其余部分，所采用的实例是对其中薄半导体层为硅的结构体(即，“绝缘体上硅”结构体(SOI))进行溶解处理。SOI结构体中的氧化物溶解的机理在0. Kononchuk等的文章“ Internal Dissolution of Buried Oxide in SOI Wafers"(Solid State Phenomena Vols. 131-133 (2008) pp 113-118)中有详细描述，可以对其进行参考。在处理过程中，将SOI结构体放置在烘箱中，在所述烘箱中产生气流以形成中性或还原性气氛。气流因此可含有氩、氢和/或其混合物。注意以下现象十分重要只有气氛中氧的浓度与氧化物层表面上氧的浓度之间存在明显的梯度，溶解现象才会发生。因此，认为烘箱中气氛的氧含量必须低于lOppm，考虑到泄露，要求气流中的氧含量低于lppb。关于此方面，可以参考Ludsteck 等的文章 “Growth model for thin oxides and oxide optimization，，(Journal of Applied Physics, Vol. 95, No. 5, Mars 2004)。这些条件无法在普通烘箱中获得，普通烘箱会发生过多的泄露从而不能达到所述低含量；烘箱必须为最佳密封而专门设计(减少零部件数量以避免接头，使用实心零部件
寸寸)O相反，气氛中氧浓度超过IOppm会使溶解停止并促进暴露的硅的氧化。对于SOI结构体，溶解处理在1100°C 1300°C、优选1200°C左右的温度进行。
温度越高，氧化物溶解的速度越快。但是，处理温度必须保持在硅的熔点以下。例如，为溶解1000 A的硅薄层下方的20 A厚的氧化物，热处理条件为保持1100°c 2小时，保持1200°C 10分钟或保持1250°C4分钟；不过需要强调，这些值特别取决于溶解烘箱中的残余氧浓度。也观察到了更大的溶解厚度。初始S OI结构体对从基部到表面连续包含载体基板、氧化物层和半导体层的绝缘体上半导体型 (SOI)结构体进行溶解处理。载体基板实质上充当了 SOI结构体的刚性衬。出于此目的，其通常具有大约数百微米的厚度。载体基板可以是固体基板或复合基板，S卩，由至少两层不同材料的堆叠体构成。载体基板因此可以包含以下材料中的一种单晶形或多晶形的Si、GaN、蓝宝石。半导体层包含至少一种如Si、Ge或SiGe等半导体材料。半导体层可以是复合物，即由多层半导体材料的堆叠体构成。半导体层的材料可以是单晶材料、多晶材料、非晶材料。其可以是多孔、非多孔的、 掺杂或非掺杂的。特别有利的是，半导体层适于接受电子元件。薄半导体层具有小于5000 A、优选小于2500 A的厚度，以便可使氧充分地迅速扩
散。半导体层越厚，则氧化物的溶解速度越低。因此，氧透过厚度超过5000 A的半导体层的扩散非常慢，基于这一原因在工业水平上基本没有优势。氧化物层隐埋在该结构体中，位于载体基板和半导体层之间；因此在商业上通常称作“隐埋氧化物层”(BOX)。SOI结构体通过利用本领域技术人员已知的涉及结合的任何层转移技术而制造。在这些技术中，可举出主要包括以下步骤的Smart Cut 技术在包含半导体层的载体基板或给体基板上形成氧化物层，在给体基板中形成应力区域，所述应力区域界定待转移的薄半导体层，将给体基板与载体基板上结合，氧化物层位于结合界面处，给体基板沿应力区域破裂，以将薄半导体层转移至载体基板上。该技术对本领域技术人员而言是已知的，因而将不在此进一步详细描述。例如可以参考 Jean-Pierre Colinge StJ "Si 1 icon-On-Insulator Technology -Materials to VLSI, 2nd Edition，，(Kluwer Academic Publishers，p. 50-51)。也可以采用由下述步骤组成的技术将包含半导体层的给体基板连接在载体基板上，将一个和/或另一个所述基板涂布氧化物层，然后经由给体基板的背面而减小其厚度， 以在载体基板上仅留下薄半导体层。然后对由此获得的SOI结构体进行常规修精整处理(抛光、平化、清洁等)。在这些形成SOI结构体的技术中，通过热氧化(在此情况下氧化物为由氧化的基板材料形成的氧化物)或通过沉积例如氧化硅(SiO2)在给体基板上或在载体基板上形成
氧化物层。氧化物层也可以是天然的氧化物层，其源于与大气接触的给体基板和/或载体基板的天然氧化。另一方面，对于利用SIMOX技术获得的SOI结构体所进行的测试并未观察到任何氧化物溶解，其原因在于氧化物因用于获得该氧化物的方法而品质较差。关于这一点，也可以参考 L. Zhong 等的文章(Applied Physics Letters 67,3951(1995))。需要指出的是，在进行连接之前，可以在接触表面中的一个和/或另一个上进行本领域技术人员公知的清洁或等离子体活化步骤，以强化结合能。为限制溶解处理的时间，SOI结构体的氧化物层通常具有精细或超精细的厚度，即为50 A 1000 A、优选为100 A 250 A。参照图1，该图显示了需要根据本发明的方法处理的SOI结构体。其包含涂布有半导体材料薄层2的载体基板1，二者之间存在需要选择性溶解的氧化物厚度3。用于这些不同实体的材料和用于该结构体的制造技术特别是如前述标题“初始 SOI结构体”下所示例的那些材料和技术。图1中所提供的基板、薄层和氧化物的不同厚度是为了便于对其阅读而简单选择的。它们与真实性无关。本方法的步骤1包括在薄半导体层2上形成掩模4，以界定在该层表面上的所谓暴露区域20，所述暴露区域20未被掩模4覆盖并且根据所需图案分布。为了不使附图包含过多非必要内容，仅显示一个暴露区域20。其对应掩模的“开口，，40延伸。显然，实践中，掩模包含超过一个开口 40，并且层2具有超过一个暴露区域20。用于沉积掩模的技术优选在标题“掩模的形成”下所描述的那些技术中的一种。在受控的中性或还原性气氛下并在受控的时间和温度条件下对该组件进行热处理，以促使氧化物层3的至少部分氧透过薄半导体层2扩散，引起对应于所述所需图案的氧化物层的区域中氧化物厚度的受控去除。这将获得图2所示的情形。因此，直接位于掩模4的“开口”区域40下方的氧化物层3的区域30直接受到热处理，使得氧化物可以透过层2扩散。氧化物因此而从区域3 中消失。位于对溶解处理形成保护物的掩模4之下的其他区域31的情况并非如此。进行该处理后情形如下在一些位置，载体基板1沿界面I与薄层2接触。根据本发明，在将包含半导体层2的给体基板结合在载体基板1上时，二者关于彼此的设置使得它们的组成晶格在平行于它们的界面的平面中共同形成不超过1度的所谓 “扭转角”，并在垂直于它们的界面的平面中共同形成不超过1度的所谓“倾角”。图3显示的是所述晶格Rl和R2，前者为载体基板晶格，后者为半导体层 晶格。P 表示平行于它们的界面I的平面。角α因此对应于晶格Rl与R2之间沿平面P所形成的角度。类似地，参照图6，这些晶格依旧由Rl和R2表示，但是处于与界面的平面P垂直的平面内。角β对应于这两个晶格之间形成的角度。本申请人因此发现，通过将角α和β的值限制为不超过1度，并通过使用厚度低于1100 A的薄层2，为获得氧化物3的选择性溶解而进行的热处理将导致界面区域中原子的重排，使得通常会遇到的位错能够通过薄层的厚度而移动，然后通过原子的重排而消失。图4和图7分别显示了所述重排后的载体和薄层基板的晶格Rl和R2。可以确定， 这些晶格优选重合。

在一个优选实施方式中，使用优选低于700 A、更优选低于500 A的薄层2。此外，根据另一个优选实施方式，规定使角α和β不超过0.5°。特别可以通过这些材料所带有的可视标记的帮助，来实现载体基板相对于薄层良好的“对齐”，所述可视标记以相对于晶格Rl和R2确定的方向取向。这些可视标记特别包括例如图5所示的凹口 10，其意义不言自明。因此，关于角α ( “扭转角”)，各基板关于彼此的对齐由预先程序化设定为对齐凹口的自动机械在结合时进行。关于角β ( “倾角”)，基板应预先选择以使该角度不超过1°。在透射电子显微镜下拍摄的根据本发明的方法获得的结构体的照片显示，当角α 和β小于1° (通常为0.3°左右)时界面被重构，而在较大的角度下观察到界面缺陷和晶体未对齐。图8 10提供了所执行的操作的概况。图8显示了氧化物溶解后结构体的初始状态，而图9的附图标记D显示了在未由掩模保护的区域中位错“上升”至结构体的表面。最后，图10显示了该结构体的最终状态，其中薄层2的不具有位错的区域21包含周边区域Z1和Z2,无论是否具有位错，所述周边区域Z1和Z2都可以用于容纳区域21与区域20 (即位于氧化物3上的区域)之间晶体结构体的差异。
权利要求
1.一种制造和处理连续包含载体基板(1)、氧化物层C3)和半导体材料的薄层O)的绝缘体上半导体型结构体的方法，所述结构体通过以下方式获得a)在所述载体基板(1)上结合包含所述半导体层O)的给体基板，这些基板具有相同的晶体取向；b)薄化所述给体基板以只留下所述薄层0)，-在所述载体基板(1)和薄层O)中的一个和/或另一个上涂布有氧化物层(3)；-所述载体基板(1)和薄层( 各自在平行于它们的界面的平面中分别具有第一和第二晶格(Rl，R2)；其中1)在所述薄层( 上形成掩模(4)，以界定所述层的表面上的暴露区域(20)，所述暴露区域OO)未被掩模(4)覆盖并根据所需图案分布；2)在受控的中性或还原性气氛下并在受控的时间和温度条件下进行热处理，以促使氧化物层(3)的至少部分氧透过薄层(2)扩散，引起对应于所述所需图案的氧化物层(3)的区域(30)中氧化物的受控去除，并且其特征在于-在步骤a)中，所述载体基板(1)和薄层( 相对于彼此的设置，使得在所述载体基板 (1)和薄层(2)之间并沿所述平行于它们的界面(I)的平面内，所述晶格形成不超过1°的称为“扭转角”的角(α )，并在垂直于它们的界面(I)的平面内，所述晶格形成不超过1° 的称为“倾角”的角(β)；-使用厚度低于1100埃的薄层(2)。
2.如权利要求1所述的方法，其特征在于在步骤a)中，所述载体基板(1)和薄层(2) 被设置为使得在所述平行于它们的界面(I)的平面中，所述晶格(Rl，R2)共同形成不超过 0.5°的所谓“扭转角”。
3.如前述权利要求中任一项所述的方法，其特征在于在步骤a)中，使用各自带有可视标记(10)的载体基板⑴和给体基板，所述可视标记(10)以相对于所述晶格(Rl，R2) 的确定的方向取向。
4.如前述权利要求中任一项所述的方法，其特征在于使用厚度低于800埃的薄层⑵。
5.如前述权利要求中任一项所述的方法，其特征在于在步骤b)中，通过所述给体基板沿预先形成的应力区域破裂而对所述给体基板进行处理，从而仅留下所述薄层(2)。
6.如权利要求1 5中任一项所述的方法，其特征在于在步骤b)中，对所述给体基板通过经由其背面降低其厚度而进行处理，以仅留下所述薄层(2)。
7.如前述权利要求中任一项所述的方法，其特征在于使用硅载体基板(1)。
8.如前述权利要求中任一项所述的方法，其特征在于使用薄层O)、特别是氧化硅薄层O)，所述薄层⑵具有100埃 200埃的厚度。
9.一种半导体型结构体，所述结构体包含载体基板(1)和半导体材料的薄层O)，其特征在于-所述薄层( 包含隐埋氧化物(3)的区域(31)，使得存在第一区域和第二区域，在所述第一区域中，所述薄层O)由所述隐埋氧化物C3)的区域(31)承载，在所述第二区域中，所述薄层(2)由所述载体基板(1)承载；-位于氧化物(3)的所述区域(31)上的所述薄层(2)的材料以及位于这些区域(31) 上的所述载体基板(1)的材料具有晶格，所述晶格在平行于它们的界面(I)的平面(P)中共同形成不超过1°的称为“扭转角”的角(α )，并且在垂直于它们的界面(I)的平面中共同形成不超过1°的称为“倾角”的角(β)；-位于氧化物⑶的区域(31)之间并与载体基板⑴直接接触的所述薄层(2)的材料具有与该载体基板(1)的材料相同的晶格取向。
10.如权利要求9所述的结构体，其特征在于在第二区域的周边，即在由载体基板(1) 所承载的薄层(2)与隐埋氧化物(3)的区域(31)接触之处，存在位错。
11.如权利要求9或10所述的结构体，其特征在于所述薄层具有低于1100埃的厚度。
12.如权利要求9 11中任一项所述的结构体，其特征在于所述隐埋氧化物(3)的厚度为10纳米 20纳米。
13.如权利要求9 12中任一项所述的结构体，其特征在于所述载体基板(1)由硅 {1,0,0}制成。
全文摘要
本发明主要涉及一种制造和处理连续包含载体基板(1)、氧化物层(3)和半导体材料的薄层(2)的绝缘体上半导体型结构体的方法，根据所述方法1)在所述薄层(2)上形成掩模，以界定未被掩模覆盖的所述层的表面上的暴露区域(20)；2)进行热处理，以促使氧化物层(3)的至少部分氧透过薄层(2)扩散，引起对应于所需图案的氧化物层(3)的区域(30)中氧化物的受控去除；所述方法特征在于，所述载体基板(1)和薄层(2)相对于彼此的设置使得它们的晶格在平行于它们的界面(I)的平面中共同形成不超过1°的称为“扭转角”的角，并在垂直于它们的界面(I)的平面中共同形成不超过1°的称为“倾角”的角，其特征还在于使用厚度低于的薄层(2)。
文档编号H01L21/324GK102197472SQ200980142148
公开日2011年9月21日 申请日期2009年10月9日 优先权日2008年10月28日
发明者克里斯泰勒·维蒂佐, 埃里克·圭奥特, 奥列格·科农丘克, 法布里斯·格雷蒂, 迪迪埃·朗德吕 申请人:硅绝缘体技术有限公司