专利名称：一种单元栅蚀刻方法
技术领域：
本发明涉及半导体制造技术，尤其涉及一种单元栅蚀刻方法。
背景技术：
在闪存(Flash)制造过程中，单元栅(Cell Gate)蚀刻有两种结构需同时蚀刻。 图1所示，为蚀刻前单元栅的结构示意图，其底层为STlGhallowTrench Isolation，浅沟 槽隔离)，STI的左上方为多晶硅l(Polyl，图中简称Pl)结构，STI右上方为多晶硅1+氧化 硅-氮化硅-氧化硅+多晶硅0 (Polyl+ONO+PolyO，图中简称P1+0N0+P0)结构。单元栅蚀 刻时，即是需要对Polyl结构和Polyl+ONO+PolyO结构进行同时蚀刻。目前，如图2-图4所示，单元栅蚀刻工艺是按照Polyl+ONO+PolyO结构分层同时 蚀刻该两种结构的。在蚀刻过程中并不控制该两种结构的高度同步。如图2-图4所示，在蚀刻过程中，单元栅上Polyl结构的高度通常比 Polyl+ONO+PolyO结构的高度低，这种高度差的拐角处容易积累聚合物(polymer)，导致该 聚合物之下的多晶硅不易去除，从而在0N0 fence (0N0栅栏)处形成多晶硅1残留(Polyl residue)，造成多晶硅桥(polybridge)，导致产品良率降低。
发明内容
本发明的目的是提供一种单元栅蚀刻方法，它能够避免多晶硅残留，提高产品良率。为达到上述目的，本发明采用如下技术方案一种单元栅蚀刻方法，包括步骤(1)控制单元栅上多晶硅Polyl结构与多晶硅+氧化硅-氮化硅-氧化硅 +多晶硅Polyl+ONO+PolyO结构的高度同步，同时蚀刻所述Polyl+ONO+PolyO结构的Polyl 层和所述Polyl结构；步骤O)同时蚀刻所述Polyl+ONO+PolyO结构的0N0层和所述Polyl结构；步骤(3)同时蚀刻所述Polyl+ONO+PolyO结构的PolyO层和所述Polyl结构。作为对上述技术方案的优化，在所述步骤O)中也控制所述Polyl结构与所述 Polyl+ONO+PolyO结构的高度同步。作为对上述技术方案的优化，在所述步骤(3)中也控制所述Polyl结构与所述 Polyl+ONO+PolyO结构的高度同步。本发明提供的单元栅蚀刻方法，由于在同时蚀刻Polyl+ONO+PolyO结构和Polyl 结构的三个蚀刻步骤中均采用了控制高度同步的方式，使得在蚀刻完Polyl+ONO+PolyO结 构的第三层(PolyO)和Polyl结构时，Polyl结构与Polyl+ONO+PolyO结构之间就完全不 会形成高度差，不会累积聚合物，也不会导致聚合物之下的多晶硅不易去除，因此，本发明 能够避免多晶硅残留，提高产品良率。
下面结合附图对本发明作详细说明。图1为现有技术中蚀刻前单元栅的结构示意图；图2为现有技术中蚀刻完Polyl+ONO+PolyO结构的Polyl层后单元栅的结构示意 图；图3为现有技术中蚀刻完Polyl+ONO+PolyO结构的0N0层后单元栅的结构示意 图；图4为现有技术中蚀刻完Polyl+ONO+PolyO结构的PolyO层后单元栅的结构示意 图；图5为本发明中蚀刻完Polyl+ONO+PolyO结构的Polyl层后单元栅的结构示意 图；图6为本发明中蚀刻完Polyl+ONO+PolyO结构的0N0层后单元栅的结构示意图；图7为本发明中蚀刻完Polyl+ONO+PolyO结构的PolyO层后单元栅的结构示意 图。
具体实施例方式如图5-图7所示，本发明提供一种单元栅蚀刻方法，它包括步骤1 控制单元栅上多晶硅Polyl结构与多晶硅+氧化硅-氮化硅-氧化硅+多 晶硅Polyl+ONO+PolyO结构的高度同步，同时蚀刻所述Polyl+ONO+PolyO结构的Polyl层 和所述Polyl结构；步骤2 同时蚀刻所述Polyl+ONO+PolyO结构的0N0层和所述Polyl结构；步骤3 同时蚀刻所述Polyl+ONO+PolyO结构的PolyO层和所述Polyl结构。本发明的单元栅蚀刻方法，由于在同时蚀刻Polyl+ONO+PolyO结构的Polyl层和 Polyl结构时，控制了该两种结构的高度同步，因此，使得蚀刻完Polyl+ONO+PolyO结构的 第一层(Polyl)时，该两种结构高度相同，不存在高度差，不会累积聚合物，也不会导致聚 合物之下的多晶硅不易去除，可避免多晶硅残留，提高产品良率。为了进一步提高产品良率，如图6所示，在上述步骤2中也可以控制Polyl结构 与Polyl+ONO+PolyO结构的高度同步，因此，使得蚀刻完Polyl+ONO+PolyO结构的第二层 (0N0)时，该两种结构高度相同，不存在高度差，不会累积聚合物，也不会导致聚合物之下的 多晶硅不易去除，可避免多晶硅残留，提高产品良率。同样的，如图7所示，在上述步骤3中也可以控制Polyl结构与Polyl+ONO+PolyO 结构的高度同步。如果上述三个蚀刻步骤中均采用了控制高度同步的方式，则使得蚀刻完 Polyl+ONO+PolyO 结构的第三层(PolyO)和 Polyl 结构时，Polyl 结构与 Polyl+ONO+PolyO 结构之间就完全不会形成高度差，不会累积聚合物，也不会导致聚合物之下的多晶硅不易 去除，这样，本发明能够完全避免多晶硅残留，完全避免形成多晶硅桥，达到较高的产品良 率。本发明单元栅蚀刻方法特别适用于闪存的制造过程。以上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围；如果不脱 离本发明的精神和范围，对本发明进行修改或者等同替换，均应涵盖在本发明权利要求的保护范围当中。
权利要求
1.一种单元栅蚀刻方法，其特征在于，包括步骤(1)控制单元栅上多晶硅1结构与多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅 0结构的高度同步，同时蚀刻所述多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅0结构的多 晶硅1层和所述多晶硅1结构；步骤O)同时蚀刻所述多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅0结构的氧化 硅-氮化硅-氧化硅层和所述多晶硅1结构；步骤(3):同时蚀刻所述多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅0结构的多晶硅 0层和所述多晶硅1结构。
2.根据权利要求1所述的方法，其特征在于，在所述步骤(2)中也控制所述多晶硅1结 构与所述多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅0结构的高度同步。
3.根据权利要求1所述的方法，其特征在于，在所述步骤(3)中也控制所述多晶硅1结 构与所述多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅0结构的高度同步。
全文摘要
本发明公开了一种单元栅蚀刻方法，属于半导体制造技术领域。所述方法，包括步骤(1)控制单元栅上多晶硅1结构与多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅0结构的高度同步，同时蚀刻所述多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅0结构的多晶硅1层和所述多晶硅1结构；步骤(2)同时蚀刻所述多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅0结构的氧化硅-氮化硅-氧化硅层和所述多晶硅1结构；步骤(3)同时蚀刻所述多晶硅1+氧化硅-氮化硅-氧化硅+多晶硅0结构的多晶硅0层和所述多晶硅1结构。本发明的方法能够避免多晶硅残留，避免形成多晶硅桥，提高产品良率。
文档编号H01L21/8247GK102129974SQ20101000283
公开日2011年7月20日 申请日期2010年1月18日 优先权日2010年1月18日
发明者陈伏宏, 陶志波 申请人:和舰科技(苏州)有限公司