专利名称：集成热敏电阻的金刚石热沉的制作方法
技术领域：
本发明属于半导体技术领域，它涉及到一种利用沉积法和光刻腐蚀法在绝缘金刚 石衬底上集成由Ti/Au双层薄膜组成的热敏电阻的金刚石热沉。本发明的独特之处在于成 本和工艺复杂性投入很小的前提下，形成具有体积小、制作容易、成本低廉、灵敏度高、热惯 性小、线性度好、可靠性高的金刚石热沉。
背景技术：
由于半导体器件的性能随温度变化而变化，能够实时精确地检测器件的温度对其 工作寿命和可靠性是至关重要的。而随着器件的小型化、微型化发展，把温度传感器集成 在器件的封装结构内则是必然途径。但目前，大部分集成热敏电阻的器件普遍采用两种方 法 1 :热敏元件直接制作在器件上(例如CPU); 2 :热敏元件直接制作在热沉上(主要采用掺B金刚石热敏电阻的金刚石热沉)。
前一种方法增加了器件的设计和工艺复杂性；而后一种由于生长过程中需要额外 的设备因此有很昂贵的成本。如何在成本和工艺复杂性投入很小的前提下，把热敏元件与 器件集成在一起将成为器件小型化发展的关键。由金属薄膜组成集成热敏电阻的金刚石热 沉是解决这一问题的一个有效途径。高热导率金刚石热沉的采用能显著降低器件的热阻， 对提高器件(尤其是大功率器件)的性能有重要作用。且由于本发明的热敏电阻与器件烧 结区距离仅100-200um，因此具有高灵敏度的特点。现有技术中，金属薄膜热敏电阻广泛采 用铂、镍、铜等金属材料制成。其工艺比较成熟，已能基本满足大温度范围、高精度等的各种 要求。铂的电阻温度系数较高，工作范围大，也有良好的感温灵敏度，但制造困难，成本昂 贵。镍虽然有相当高的灵敏度，但其线性度差，需要作非线性校正。铜虽然线性度较好，但 具有热容大、电阻率小的缺点，因此其面积较大且对温度的反应比较缓慢，热惯性大。金作 为一种热敏电阻材料被研究的甚少，主要是由于其电阻温度系数和价格并不占优。但目前 很多器件，尤其是大功率器件，都被烧结在蒸发了 Ti/Au薄膜的绝缘衬底上，因此采用Ti/ Au双层薄膜组成集成热敏电阻的金刚石热沉并未显著增加其成本，而只是对沉积的Ti/Au 材料的质量和厚度提出了一定的要求，而由于其与现有工艺的可兼容性，工艺的复杂性也 并未大幅增加。而且Au具有热容小、物理化学性质稳定等特点，因此本发明还具有热惯性 小，后封装工艺简单的特点。
发明内容
本发明的目的在于设计一种集成热敏电阻的金刚石热沉，以实现热敏电阻与器件 的集成，解决了以往热敏元件与器件集成制作过程中设计和工艺复杂、成本昂贵等问题。
为了实现上述目的，本发明提供一种集成热敏电阻的金刚石热沉，包括
—衬底； —第一 Ti薄膜，该第一 Ti薄膜制作在衬底上的一侧，该第一 Ti薄膜为一弯折条形结构； — Au薄膜，该Au薄膜制作在第一 Ti薄膜上，形状与第一 Ti薄膜相同，该Au薄膜 分为第一热敏电阻引线区、第二热敏电阻引线区和热敏电阻区； —第二 Ti薄膜，该第二 Ti薄膜制作在衬底上的另一侧； —器件烧结区，该器件烧结区制作在第二 Ti薄膜上。 其中衬底为双面抛光的高热导率金刚石衬底。 其中热敏电阻区的阻值为100-200Q，电阻温度系数为3. 5X10—3/"，其能在 0°C -50°〇范围内使用，最大非线性度仅0. 20-0. 24%。 其中热敏电阻区上的第一 Ti薄膜和Au薄膜的线条宽度为10-15um。 其中第一 Ti薄膜和第二 Ti薄膜的厚度为30-50nm。 其中Au薄膜的厚度为400-500nm。 其中器件烧结区与热敏电阻区的间隔宽度为100-200um。 其中该器件烧结区的材料为Au薄膜，厚度为400-500nm。
为详细说明本发明的内容及特点，以下结合附图及实施例对本发明作进一步的描 述，其中 图1是本发明提供的集成热敏电阻的金刚石热沉结构示意图。
图2是本发明制备的热敏电阻的两次测量(正向、逆向)电阻-温度特征曲线。
具体实施例方式
如图1所示，本发明提供一种集成热敏电阻的金刚石热沉，包括
—衬底1，该衬底1为双面抛光的高热导率金刚石衬底； 由于金刚石衬底1具有非常高的热导率，从器件有源区产生的热量能很快传导至 热敏电阻，从而使本发明提供的集成热敏电阻的金刚石热沉具有较高的热灵敏度及较小的 热惯性。另外，双面抛光的金刚石衬底l的采用，能显著增加器件与热沉、热沉与制冷器的 有效接触面积，从而使烧结在本发明提供的集成热敏电阻的金刚石热沉上的器件更容易散 热。 —第一 Ti薄膜2，该第一 Ti薄膜2制作在衬底1上的一侧，该第一 Ti薄膜2为一 弯折条形结构； 该第一 Ti薄膜2的厚度为30-50nm。该第一 Ti薄膜2能显著增加Au薄膜3与金 刚石衬底1的粘附性。由于Ti的电阻率比Au要大约一个数量级，该第一Ti薄膜2对后叙 的热敏电阻区33电阻的并联影响很小。 — Au薄膜3，该Au薄膜3制作在第一 Ti薄膜2上，形状与第一 Ti薄膜2相同， 该Au薄膜3分为第一热敏电阻引线区31、第二热敏电阻引线区32和热敏电阻区33 ;其中 热敏电阻区33上的第一 Ti薄膜2和Au薄膜3的线条宽度为10-15um。该Au薄膜3的厚 度为400-500nm，其阻值为100-200 Q ，电阻温度系数约为3. 5X 10—V°C，能在0°C -5(TC范 围内使用，最大非线性度仅O. 20-0. 24%。由于该热敏电阻区33采用Au作为热敏材料，其 具有很强惰性，不容易氧化，因此本发明提供的集成热敏电阻的金刚石热沉不需要过分考虑保护层，其结构更简单，成本更低廉。 —第二 Ti薄膜4，该第二 Ti薄膜4制作在衬底1上的另一侧；其厚度和作用与第一Ti薄膜2相同。 —器件烧结区5，该器件烧结区5制作在第二 Ti薄膜4上。 其中器件烧结区5与热敏电阻区33的间隔宽为100-200um，因此能保证最大限度电绝缘及热灵敏度。其厚度与Au薄膜3相同。该器件烧结区5由于采用Au作为器件烧结的接触材料，容易制作成欧姆接触，使整个器件的阈值电流降低。
具体的制备方法为 1.清洁金刚石衬底1 :使用水浴方法，依次使用三氯乙烯，丙酮，乙醇各清洗三遍，去除衬底1上的蜡、油等污渍；清洗结束后用去离子束冲洗三十遍；放入120度烘箱中烘焙30分钟(结合参阅图1)。 2.电子束蒸发Ti/Au:将清洁后的金刚石衬底l装入电子束蒸发室，抽真空至10—5-10—6托并加热衬底至300度；将纯度为99. 99%的Ti、Au用电子束蒸发的方法，依次沉积在金刚石衬底1上，其中第Ti薄膜的厚度为30-50nm，Au薄膜的厚度为400-500nm，沉积速度控制在每秒1-4埃之间；沉积完成后需在高真空状态下自然降温退火后取出。
3.刻蚀图形然后涂光刻胶，前烘后用掩膜版进行曝光显影；坚膜后，在光刻胶
的保护下，用12 : ki : h2o=i : i : 4稀释液刻蚀Au薄膜至Ti薄膜显露出来，再用
HF : NH4F : H20 = 3 : 6 : 9稀释液刻蚀Ti薄膜形成具有弯曲条状图案热敏电阻的金刚石热沉(如图1所示)，使之形成第一热敏电阻引线区31、第二热敏电阻引线区32、热敏电阻区33和器件烧结区5。其中热敏电阻区33中的第一 Ti薄膜2和Au薄膜3的线条宽度为10-15um。器件烧结区5与热敏电阻区33的间隔宽仅100-200um，以保证电绝缘。
4.清洁热沉将成型的金刚石热沉依次用丙酮去胶、无水乙醇清洁、去离子水冲洗后放入烘箱中进行烘焙处理。 5.阻值标定本发明制备的热敏电阻阻值为100-200 Q ，因此需要进行阻值标定。利用Lightwave LDT-5412型控温台设定温度并读取实际温度，Tck-100型温显仪用于对本发明制备的热敏电阻进行阻值标定。
下面通过实施实例来具体说明本发明的特点 附图2是采用本发明制备的热敏电阻的两次测量(正向、逆向)电阻-温度特征曲线，其线条宽度为15咖，第一 Ti薄膜2的厚度为30nm，Au薄膜3的厚度为400nm，器件烧结区5与热敏电阻的间隔宽150um。参考图2，可看出其电阻约为104Q，线性度良好，最大非线性度仅约0. 22% ，正向、逆向电阻重复性好，正温度系数约为3. 5X 10—3/°C ，能在0°C _50°C范围内使用。 本发明相对于现有技术，其特点是 —、工艺简单，制作成本低。利用一次光刻工艺，其制作过程与前序工艺兼容，在成本和工艺复杂性投入很小的前提下，形成具有高可靠性、高灵敏度的集成热敏电阻的金刚石热沉。且由于Au的再结晶化温度较低(仅150度)，远远低于蒸发时衬底的温度，因此自然降温过程已能满足退火的要求。另外相比现有技术对热敏电阻的后序电阻修正的要求，本发明采用软件来标定，进一步降低了生产过程中的成本。 二、线性度好、高可靠性。由于Au的惰性很强，不易氧化，使得热敏电阻不用过多考虑保护层。参考图2，可以看出两次测量的电阻-温度特征曲线都近似线性，且阻值重复 性很好、可靠性高。 三、体积小、灵敏度高，热惯性小。用电子束蒸发方法能很好控制薄膜的厚度和质 量，另外由于采用一次光刻形成热敏电阻和器件烧结区，使得器件封装小型化。且热敏电 阻与器件烧结区5的间隔仅100-200um，在保证电绝缘的前提下，能最大限度地提高热灵敏 度。而高热导率金刚石的采用也提高了热敏电阻的热灵敏度。较小的热容则使其具有热惯 性小的特点。 Ti/Au薄膜热敏电阻是一种新型的温度传感器。它具有线性度好、可靠性高、热惯 性小等特点。而集成热敏电阻的金刚石热沉的制作更是具有体积小、制作容易、成本低廉、 灵敏度高的优点。因而它具有广阔的应用前景。 以上所述的具体实施例，并不用于限制本发明，凡在本发明的精神和原则之内，所 做的任何修改、改进等，均应包含在本发明的保护范围之内。
权利要求
一种集成热敏电阻的金刚石热沉，包括一衬底；一第一Ti薄膜，该第一Ti薄膜制作在衬底上的一侧，该第一Ti薄膜为一弯折条形结构；一Au薄膜，该Au薄膜制作在第一Ti薄膜上，形状与第一Ti薄膜相同，该Au薄膜分为第一热敏电阻引线区、第二热敏电阻引线区和热敏电阻区；一第二Ti薄膜，该第二Ti薄膜制作在衬底上的另一侧；一器件烧结区，该器件烧结区制作在第二Ti薄膜上。
2. 根据权利要求1所述的集成热敏电阻的金刚石热沉，其中衬底为双面抛光的高热导率金刚石衬底。
3. 根据权利要求l所述的集成热敏电阻的金刚石热沉，其中热敏电阻区的阻值为100-200 Q ，电阻温度系数为3. 5X 10—3/°C ，其能在0°C _50"范围内使用，最大非线性度仅0. 20-0. 24%。
4. 根据权利要求l所述的集成热敏电阻的金刚石热沉，其中热敏电阻区上的第一Ti薄膜和Au薄膜的线条宽度为10-15um。
5. 根据权利要求1或4所述的集成热敏电阻的金刚石热沉，其中第一Ti薄膜和第二Ti薄膜的厚度为30-50nm。
6. 根据权利要求l所述的集成热敏电阻的金刚石热沉，其中Au薄膜的厚度为400-500nm。
7. 根据权利要求1所述的集成热敏电阻的金刚石热沉，其中器件烧结区与热敏电阻区的间隔宽度为100-200um。
8. 根据权利要求l所述的集成热敏电阻的金刚石热沉，其中该器件烧结区的材料为Au薄膜，厚度为400-500nm。
全文摘要
一种集成热敏电阻的金刚石热沉，包括一衬底；一第一Ti薄膜，该第一Ti薄膜制作在衬底上的一侧，该第一Ti薄膜为一弯折条形结构；一Au薄膜，该Au薄膜制作在第一Ti薄膜上，形状与第一Ti薄膜相同，该Au薄膜分为第一热敏电阻引线区、第二热敏电阻引线区和热敏电阻区；一第二Ti薄膜，该第二Ti薄膜制作在衬底上的另一侧；一器件烧结区，该器件烧结区制作在第二Ti薄膜上。解决了以往热敏元件与器件集成制作过程中设计和工艺复杂、成本昂贵等问题。
文档编号H01C7/02GK101764107SQ20101003410
公开日2010年6月30日 申请日期2010年1月13日 优先权日2010年1月13日
发明者刘万峰, 刘俊岐, 刘峰奇, 张伟, 张全德, 李路, 王利军, 王占国, 陆全勇 申请人:中国科学院半导体研究所