专利名称：：Sip芯片及其soc芯片的制作方法
技术领域：
：本发明涉及芯片
技术领域：
，尤其涉及SIP芯片及其soc芯片。
背景技术：
：SIP(SysteminPackage)封装技术是通过将多个裸芯片(Die)进行封装，形成功能相对完整的子系统，比如可以将系统级芯片(SystemonChip,SOC)以及该SOC用到的各种存储器(Memory)封装在一起形成SOC子系统，从而减少外部器件的数量及成品系统的尺寸。在进行SIP封装时，不同Die之间可以通过基板(Substrate)进行连接，也可以直接进行裸芯片对裸芯片(Dietodie)绑定。通过基板进行连接具有很高的灵活性，但是成本也相对高于Die-to-die绑定；而Die-to-die绑定虽然成本较低，但是不灵活。例如，当把SOC与存储器进行封装时，如果针对某一厂家的存储器设置了SOC的管脚位置，要更换成别的厂家的存储器时，就很可能会遇到管脚不兼容，无法进行Die-to-die绑定的情况。
发明内容本发明的目的在于提供一种芯片，以解决现有技术中进行裸芯片对裸芯片的绑定时，由于绑定线交叉导致绑定良率下降的问题。本发明提供一种SOC芯片，包括芯片功能控制模块和管脚模块，以及管脚控制模块，该管脚控制模块连接于芯片功能控制模块和管脚模块之间，用于控制管脚模块的工作模式。优选的，上述管脚控制模块包括多个管脚控制子模块，管脚模块包括多个管脚，管脚控制子模块与对应的管脚连接，用于控制对应管脚的工作模式。优选的，上述芯片功能控制模块包括与对应的管脚控制子模块连接的多个使能端、输出端和绑定端，所述管脚控制子模块根据绑定端的电平选择对应的使能端和输出端向对应的管脚输出电平。优选的，上述芯片功能控制模块还包括与对应的管脚控制子模块连接的多个输入端，所述管脚控制子模块根据绑定端的电平向对应的输入端输入电平。优选的，上述管脚控制子模块包括与对应的使能端、管脚和绑定端连接的第一多路复用器，用于根据绑定端的电平选择对应的使能端向对应的管脚输出电平。优选的，上述管脚控制子模块还包括与对应的输出端、管脚和绑定端连接的第二多路复用器，用于根据绑定端的电平选择对应的输出端向对应的管脚输出电平。优选的，上述管脚控制子模块还包括与对应的输入端、管脚和绑定端连接的第三多路复用器，用于根据绑定端的电平向对应的输入端输入电平。本发明还提供一种SIP芯片，包括待绑定芯片，以及上述S0C芯片，与待绑定芯片连接。本发明所提供的S0C芯片可用于灵活可配置SIP封装，通过绑定控制SOC芯片的管脚的工作模式，解决现有技术中进行裸芯片对裸芯片的绑定时，由于绑定线交叉导致绑定良率下降的问题。图l是SOC芯片工作在模式一和Flashl进行绑定后所形成的SIP芯片的示意图；图2是S0C芯片工作在模式二和Flash2进行绑定后所形成的SIP芯片的示意图；图3是SOC芯片工作在模式三和Flash3进行绑定后所形成的SIP芯片的示意图；图4是SOC芯片工作在模式四和Flash4进行绑定后所形成的SIP芯片的示意图；图5为本发明SOC芯片一种实施例的模块图；图6为本发明S0C芯片的具体结构图。具体实施例方式下面结合附图和具体实施例对本发明技术方案作进一步的详细描述，以使本领域的技术人员可以更好的理解本发明并能予以实施，但所举实施例不作为对本发明的限定。本发明以SOC与不同的管脚排列顺序的Nandflash裸芯片封装在一起为例，进行详细说明。目前的NandFlash裸芯片的管脚主要有四种不同的排列顺序，相应的SOC与Flashl、Flash2、Flash3和Flash4的连接关系分别如图1、图2、图3和图4所示。图1是SOC芯片工作在模式一和Flashl进行绑定后所形成的SIP芯片的示意图。图2是SOC芯片工作在模式二和Flash2进行绑定后所形成的SIP芯片的示意图。图3是SOC芯片工作在模式三和Flash3进行绑定后所形成的SIP芯片的示意图。图4是SOC芯片工作在模式四和Flash4进行绑定后所形成的SIP芯片的示意图。在图1至4所示的SOC芯片中，共有20个管脚，其中管脚1至18为SOC芯片的使能端、输入端以及输出端，管脚19及20为绑定端，VDD为高电平(即l)，VSS为低电平(即0)。本发明所提供的SOC芯片的管脚工作模式如表1所示，表1通过绑定端1和绑定端2接不同的电平组合，使管脚1到管脚18分别工作在不同的模式下，从而实现管脚1到管脚18按不同的功能顺序进行排列。举例而言，当绑定端1和2的电平均为0时，管脚1作为MIOO管脚；当绑定端1和2的电平分别为1和0时，管脚1作为丽P管脚；当绑定端1和2的电平分别为0和1时，管脚1作为MIOO管脚；当绑定端1和2的电平均为1时，管脚1作为MI07管脚，其它管脚依此类推。表1<table>tableseeoriginaldocumentpage4</column></row><table><table>tableseeoriginaldocumentpage5</column></row><table>从表l可看出当绑定端1接0，绑定端2接0，SOC工作在模式一，此时SOC的管脚1到管脚18的功能定义如表1的第二列所示，根据该管脚动能定义，管脚1到管脚18与Flash裸芯片的管脚的连接方式如图l所示。此时，SOC与第一种Flash裸芯片的管脚绑定的时候，不会出现绑定线的交叉。当绑定端1接1，绑定端2接0，S0C工作在模式二，此时SOC的管脚1到管脚18的功能定义如表1的第三列所示，根据该管脚动能定义，管脚1到管脚18与Flash裸芯片的管脚的连接方式如图2所示。此时，SOC与第二种Flash裸芯片的管脚绑定的时候，不会出现绑定线的交叉。当绑定端1接0，绑定端2接1，SOC工作在模式三，此时SOC的管脚1到管脚18的功能定义如表1的第四列所示，根据该管脚动能定义，管脚1到管脚18与Flash裸芯片的管脚的连接方式如图3所示。此时，SOC与第三种Flash裸芯片的管脚绑定的时候，不会出现绑定线的交叉。当绑定端1接1，绑定端2接1，SOC工作在模式四，此时SOC的管脚1到管脚18的功能定义如表1的第五列所示，根据该管脚动能定义，管脚1到管脚18与Flash裸芯片的管脚的连接方式如图4所示。此时，SOC与第四种Flash裸芯片的管脚绑定的时候，不会出现绑定线的交叉。图5为本发明SOC芯片一种实施例的模块图。本实施例中的SOC芯片包括芯片功能控制模块100、管脚模块300和管脚控制模块200。管脚控制模块200连接于芯片功能控制模块100和管脚模块300之间，用于控制管脚模块300的工作模式。其中，管脚控制模块200包括多个管脚控制子模块(管脚控制子模块1到18)，管脚模块包括多个管脚(管脚1到18)，管脚控制子模块与对应的管脚连接，用于控制对应管脚的工作模式。本实施例通过控制管脚的工作模式，实现芯片的管脚功能的重新分布，达到与待绑定的芯片的管脚对应，避免出现绑定线交叉的现象。SOC芯片管脚的个数，可以为多个，本实施例以18个管脚为例。待绑定的芯片可以是存储器、接口芯片或者处理器。存储器可以是Nandflash、NorFlash、Sram、Sdram或者F廳。图6为本发明S0C芯片的具体结构图。在本实施例中，将以管脚1与管脚控制子模块1内部的结构为例，说明本发明芯片的连接关系，内部结构及其工作原理，其它管脚和管脚控制子模块的内部结构与管脚1及管脚控制子模块l相同。芯片功能控制模块100包括与对应的管脚控制子模块连接的多个使能端、输出端和绑定端，以根据绑定端的电平选择对应的使能端和输出端向对应的管脚输出电平。本实施例中，与管脚1相关的使能端为MIOO使能端、丽P使能端和MI07使能端；与管脚1相关的输出端为MIOO输出端、丽P输出端和MI07输出端；所有的管脚使用相同的绑定端l和绑定端2。芯片功能控制模块100还包括与对应的管脚控制子模块连接的多个输入端，以根据绑定端的电平向对应的输入端输入电平。本实施例中，与管脚1相关的输入端为MIOO输入端、丽P输入端和MI07输入端。管脚控制子模块1还包括与对应的使能端、管脚和绑定端连接的第一多路复用器201，以根据绑定端的电平选择对应的使能端向对应的管脚输出电平。其中，第一多路复用器的Sl管脚连接至MIOO使能端，S2管脚连接至丽P使能端，S3管脚连接至MIOO使能端，S4管脚连接至MI07使能端，Sl管脚与S3管脚连接的MI00使能端实质上为同一使能端。管脚控制子模块1还包括与对应的输出端、管脚和绑定端连接的第二多路复用器202，用于根据绑定端的电平选择对应的输出端向对应的管脚输出电平。其中，第二多路复用器的Sl管脚连接至MI00输出端，S2管脚连接至丽P输出端，S3管脚连接至MI00输出端，S4管脚连接至MI07输出端，Sl管脚与S3管脚连接的MI00输出端实质上为同一输出丄山顺。管脚控制子模块1还包括与对应的输入端、管脚和绑定端连接的第三多路复用器203，用于根据绑定端的电平向对应的输入端输入电平。其中，第三多路复用器203为管脚1与管脚18共用，即管脚18连接至第三多路复用器203的S2及S4管脚；相应的，管脚2与管脚17也共用同一个第三复用器，依次类推。本发明所提供的SOC芯片可用于灵活可配置SIP封装，通过绑定SOC芯片的管脚的方式工作在不同的模式，解决现有技术中进行裸芯片对裸芯片的绑定时，由于绑定线交叉导致绑定良率下降的问题。以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的
技术领域：
，均同理包括在本发明的专利保护范围内。权利要求一种SOC芯片，包括芯片功能控制模块和管脚模块，其特征在于，所述芯片还包括管脚控制模块，所述管脚控制模块连接于芯片功能控制模块和管脚模块之间，用于控制管脚模块的工作模式。2.如权利要求1所述的S0C芯片，其特征在于，所述管脚控制模块包括多个管脚控制子模块，管脚模块包括多个管脚，管脚控制子模块与对应的管脚连接，用于控制对应管脚的工作模式。3.如权利要求2所述的S0C芯片，其特征在于，所述芯片功能控制模块包括与对应的管脚控制子模块连接的多个使能端、输出端和绑定端，所述管脚控制子模块根据绑定端的电平选择对应的使能端和输出端向对应的管脚输出电平。4.如权利要求3所述的S0C芯片，其特征在于，所述芯片功能控制模块还包括与对应的管脚控制子模块连接的多个输入端，所述管脚控制子模块根据绑定端的电平向对应的输入端输入电平。5.如权利要求2至4任一项所述的SOC芯片，其特征在于，所述管脚控制子模块包括与对应的使能端、管脚和绑定端连接的第一多路复用器，用于根据绑定端的电平选择对应的使能端向对应的管脚输出电平。6.如权利要求2至4任一项所述的S0C芯片，其特征在于，所述管脚控制子模块还包括与对应的输出端、管脚和绑定端连接的第二多路复用器，用于根据绑定端的电平选择对应的输出端向对应的管脚输出电平。7.如权利要求6任所述的S0C芯片，其特征在于，所述管脚控制子模块还包括与对应的输入端、管脚和绑定端连接的第三多路复用器，用于根据绑定端的电平向对应的输入端输入电平。8.—种SIP芯片，包括待绑定芯片，其特征在于，还包括如权利要求7所述的SOC芯片，与所述待绑定芯片连接。全文摘要本发明涉及一种SOC芯片，包括芯片功能控制模块和管脚模块，和管脚控制模块，该管脚控制模块连接于芯片功能控制模块和管脚模块之间，用于控制管脚模块的工作模式。本发明还提供一种SIP芯片。本发明解决了现有技术中进行裸芯片对裸芯片的绑定时，由于绑定线交叉导致绑定良率下降的问题。文档编号H01L25/065GK101794771SQ20101011570公开日2010年8月4日申请日期2010年2月26日优先权日2010年2月26日发明者吴大畏,罗挺申请人:深圳市硅格半导体有限公司