专利名称：半导体发光器件的制作方法
技术领域：
本实施方案涉及半导体发光器件及其制造方法。
背景技术：
III-V族氮化物半导体由于其物理和化学特性而作为发光二极管(LED)或者激光二极管(LD)的芯材料得到关注。III-V族氮化物半导体主要包括组成式为 InxAlyGa1-x-yN(0≤χ≤1，0≤y≤1，0≤x+y≤1)的半导体材料。LED是利用所述化合物半导体的特性通过将电转化为光来传输/接收信号的半导 体器件并用作光源。采用这种氮化物半导体的LED和LD主要用于发光器件以获得光，并已经用于各种 应用(例如，便携式电话的键盘的发光部分、电布告板、照明器件)作为光源。
发明内容
实施方案提供一种能够减小由于发光结构和其它介质之间的传热所导致的应力 的半导体发光器件及其制造方法。实施方案提供一种能够减小在发光结构外周边部分处提供的钝化层的热变形的 半导体发光器件及其制造方法。根据实施方案，半导体发光器件包括包括多个化合物半导体层的发光结构、在 所述发光结构下的第二电极层、在所述发光结构和所述第二电极层的边缘区域之间的沟道 层、在所述沟道层上的缓冲层、和在所述缓冲层上的钝化层。根据实施方案，半导体发光器件包括包括第一导电半导体层、在所述第一导电半 导体层下的有源层、和在所述有源层下的第二导电半导体层的发光结构；在所述发光结构 上的第一电极层；在所述发光结构下的第二电极层；在所述发光结构和所述第二电极层的 边缘区域之间的沟道层；在所述沟道层上的缓冲层；和在所述缓冲层上的钝化层。根据实施方案，制造半导体发光器件的方法如下。通过利用多个化合物半导体层 形成发光结构。沿所述发光结构的顶表面的外周部形成沟道层。在所述发光结构上形成第 二电极层。通过台面蚀刻移除发光结构的外周边部分，使沟道层暴露出。在沟道层上形成 缓冲层。在缓冲层上形成钝化层。根据实施方案，通过使用具有低的热变形的缓冲层可使由传热所导致的应力减 小。根据实施方案，将缓冲层插入在发光结构的外周边部分处提供的钝化层中，由此 使得在激光划片或者断裂中晶片的破裂或者弯曲最小化。根据实施方案，在发光结构的外周边部分处提供具有低的热变形的缓冲层，使得 缓冲层与发光结构间隔开，由此使芯片的应力减小以改善芯片的可靠性。
图1是显示根据第一实施方案的半导体发光器件的截面图；图2 10是显示根据第一实施方案的半导体发光器件的制造工艺的截面图；和图11是显示根据第二实施方案的半导体发光器件的截面图。
具体实施例方式在实施方案的描述中，应理解当层(或膜)、区域、图案或结构称为在另一衬底、 另一层(或膜)、另一区域、另一垫或另一图案“上”或“下”时，其可以“直接地”或者“间接 地”该另一衬底、层(或膜)、区域、垫、或图案上或下，或也可存在一个或更多个中间层。层 的这种位置参考附图进行描述。在关于实施方案的描述中，附图中显示的元件的厚度或者尺寸仅仅是用于说明性 的目的，但是实施方案不限于此。以下，将参考附图描述一些实施方案。图1是显示根据第一实施方案的半导体发光器件的截面图。参考图1，根据该实施方案的半导体发光器件100包括发光结构110、第一电极层 119、沟道层121、缓冲层123、钝化层125、第二电极层130和导电支撑构件140。发光结构110包括第一导电半导体层111、有源层113和第二导电半导体层115。 有源层113插入第一导电半导体层111和第二导电半导体层Ii5之间。第一导电半导体层111可通过使用掺杂有第一导电掺杂剂的至少一个半导体层 实现。第一导电半导体层111可通过使用III-V族化合物半导体实现。例如，第一导电半 导体层111包括选自GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN中的至少一种。当第 一导电半导体层111为N-型半导体层时，第一导电掺杂剂可为N-型掺杂剂。例如，N型掺 杂剂可包括Si、Ge、Sn、Se或者Te。第一导电半导体层111可在其顶表面上设置有具有预定图案的第一电极层119。 此外，在第一导电半导体层111的部分顶表面上或者在第一导电半导体层111的整个顶表 面上可形成凹凸形粗糙结构。在第一导电半导体层111下提供有源层113。有源层113可具有单量子阱(SQW) 结构或者多量子阱(MQW)结构。有源层113可通过使用III-V族化合物半导体材料形成为 阱层和势垒层的周期。例如，有源层113可以形成为InGaN阱层/GaN势垒层或者AlGaN阱 层/GaN势垒层的周期。有源层113具有对应于待发出的光的波长的带隙能。例如，如果有源层113发出 波长为460nm 470nm的蓝色光，则有源层113可以以InGaN阱层/GaN势垒层的周期形成 为SQW结构或者MQW结构。例如，有源层113可包括发出在可见光区域中的具有蓝色、红色 和绿色波长的光的材料。在有源层113上和/或下可提供导电覆层。例如，导电覆层可包括AlGaN层。在有源层113下可提供第二导电半导体层115。第二导电半导体层115可通过利 用掺杂有第二导电掺杂剂的至少一个半导体层实现。例如，第二导电半导体层115可通过 利用III-V族化合物半导体实现。例如，第二导电半导体层115可包括选自GaN、InN、AlN、 InGaN、AlGaN、InAlGaN和AlInN中的至少一种。如果第二导电半导体层115为P型半导体层，则第二导电掺杂剂可为P型掺杂剂。例如，P型掺杂剂可包括Mg、Zn、Ca、Sr或者Ba。在第二导电半导体层115上可提供第三导电半导体层(未显示)。如果第一导电 半导体层111为P型半导体层，则第二导电半导体层115可实现为N型半导体层。第三导 电半导体层可实现为掺杂有第一型掺杂剂的半导体层。发光结构110可包括N-P结结构、 P-N结结构、N-P-N结结构和P-N-P结结构中的一种。在第二导电半导体层115下可提供沟道层121和第二电极层130。沟道层121的内部可沿第二导电半导体层115的外周边部分处提供在第二导电半 导体层115下。此外，沟道层121的外部可向第二导电半导体层115之外延伸。沟道层121可形成在第二电极层130的顶部的边界区域上。即，沟道层121可形 成在发光结构110和第二电极层130之间的边界区域上。沟道层121可由利用导电材料的 导电沟道层或者利用非导电材料的非导电沟道层形成。导电沟道层可由透明导电氧化物层形成或者可包括Ti、Ni、Pt、Pd、Rh、Ir和W中 的至少一种。例如，透明导电氧化物层可由IT0(氧化铟锡)、IZ0(氧化铟锌)、IZT0(氧化 铟锌锡)、IAZ0 (氧化铟铝锌)、IGZ0 (氧化铟镓锌)、IGT0 (氧化铟镓锡)、AZ0 (氧化铝锌)、 AT0(氧化锑锡)和GZ0(氧化镓锌)中的至少一种形成。此外，如果对发光结构110实施隔 离蚀刻以在芯片分离工艺期间通过单元芯片分离发光结构110并且没有沟道层121，则由 第二电极层130产生碎片。所述碎片附着于第二导电半导体层115和有源层113之间或者 附着于有源层113和第一导电半导体层111之间，使得可发生短路。因此，导电保护层由在 隔离蚀刻期间不破裂或者不产生碎片的材料形成。因此，不产生第二电极层130的碎片并 且不发生短路。换言之，沟道层121可由透明的导电材料或者绝缘材料形成。沟道层121 可提供在第二导电半导体层115的外部和第二电极层130的边缘区域之间。沟道层121 可包括绝缘材料，例如 ZnO、Si02、SiOx、SiOxNy、Si3N4、A1203 或者 Ti02。 如果沟道层121包括绝缘材料，则沟道层121可将第二电极层130与发光结构110间隔开。沟道层121在垂直方向上与发光结构110部分交叠。沟道层121使第二电极层130和有源层113之间的侧面距离增加。因此，第二电 极层130和有源层113之间发生短路的概率可减小。沟道层121的部分顶部可通过隔离蚀刻暴露。因此，沟道层121可在垂直方向上 接触发光结构110的部分区域而其余部分可在垂直方向上不接触发光结构110。在沟道层121的外部上提供具有预定厚度的缓冲层123。具有锥形、多边形或者凸 透镜形的带状缓冲层123可提供在发光结构110的外周边部分处同时与发光结构110间隔 开。缓冲层123可相对于垂直方向倾斜预定角度，但是实施方案不限于此。例如，缓冲层123可由选自临、附、01、0、？6、51和(0或者其组合的合金中的材 料形成。缓冲层123可包括单一金属或者其合金。缓冲层123的热膨胀系数可大于化合物 半导体的热膨胀系数并小于钝化层125的热膨胀系数。例如，缓冲层123可包括热膨胀系 数比钝化层125更接近于GaN的热膨胀系数的金属。例如，缓冲层123可由选自Mo、Mo基 合金、Ni、Ni基合金中的材料形成。在发光结构110的外周边部分处可设置钝化层125。钝化层125可提供在沟道层 121上以密封缓冲层123。钝化层125可包围缓冲层123的上部和侧面。钝化层125可沿 发光结构110的外周边部分提供以保护发光结构110。钝化层125形成在缓冲层123上，使得钝化层125高于发光结构110。钝化层125可形成在缓冲层123和发光结构110之间，缓 冲层123的一部分从钝化层125中暴露出。钝化层125可包括选自Si02、Si0x、Si0xNy、Si3N4、Al203和Ti02中的材料，但是实施 方案不限于此。在第二导电半导体层115和沟道层121下可提供第二电极层130。第二电极层130 可包括由选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及其组合中的至少一种材料制
成的至少一层。在第二电极层130和第二导电半导体层115之间可提供具有预定图案的欧姆层 (未显示)。欧姆层可具有矩阵形、十字形、多边形或者圆形的图案。欧姆层可包括选自IT0、 IZO、IZTO、IAZ0、IGZO、IGTO、AZ0和AT0中的材料。发光结构110可形成在欧姆接触层和 沟道层121上。在第二电极层130下可提供导电支撑构件140。导电支撑构件140可包括选自Cu、 Au和包括例如Si、Ge、GaAs、ZnO或者SiC的载体晶片的材料。在半导体发光器件100中，钝化层125形成在发光结构110的外周边部分处，并且 在钝化层125内部提供缓冲层123。在半导体发光器件100中，发光结构110的半导体层 111、113和115以及钝化层125由于内部热而伸展或者缩短。钝化层125可由于半导体层111、113和115与钝化层125之间热膨胀系数的差异 而从发光结构110的外周边部分向外弯曲。在钝化层125内部提供的缓冲层123可使钝化 层125的弯曲最小化。这是因为缓冲层123的热膨胀系数接近发光结构110的化合物半导 体材料的热膨胀系数。例如，缓冲层123的热膨胀系数可为约4 6i!m/mk。由于缓冲层 123的热膨胀度或者热膨胀方向与发光结构110的热膨胀度或者热膨胀方向类似，所以总 热膨胀度与仅仅提供钝化层125而没有缓冲层123的情况相比可减小。图2 10是显示根据第一实施方案的半导体发光器件100的制造方法的截面图。参考图2，在衬底101上形成发光结构110。发光结构110包括第一导电半导体层 111、有源层113和第二导电半导体层115。衬底101 可包括选自 A1203、GaN、SiC、ZnO、Si、GaP、InP 和 GaAs 中的一种。在衬 底101上可形成预定凹凸图案。衬底101可在其上提供有其它半导体层例如缓冲层和/或 未掺杂的半导体层，但是实施方案不限于此。第一导电半导体层111包括N型半导体层。在这种情况下，第二导电半导体115 包括P型半导体层。相比之下，第一导电半导体层111包括P型半导体层，第二导电半导体 115包括N型半导体层。在衬底101和第一导电半导体层111之间可形成其它半导体层例 如缓冲层和/或未掺杂的半导体层。然后，可从所述结构分离或者移除该附加层。参考图3，在第二导电半导体层115的外周边部分上形成沟道层121。沟道层121 可包括选自 ITO、IZO、IZTO、IAZ0、IGZO、IGTO、AZO、ATO、Si02、SiOx、SiOxNy、Si3N4、A1203 和 Ti02中的材料。沟道层121可在各个芯片中的第二导电半导体层115的边缘区域处以框架 形式提供。沟道层121可包括具有透光性的导电材料。此外，沟道层121可包括导电材料， 例如ITO、IZO、IZTO、IAZ0、IGZO、IGTO、AZ0或者ATO。沟道层121可包括具有透光性的绝 缘材料。沟道层121可包括绝缘材料，例如Si02、Si0x、Si0xNy、Si3N4、A1203或者Ti02。换言之，沟道层121可选择性地形成在对应于单元芯片区域的发光结构110上。
沟道层121可使用掩模图案形成在单元芯片区域的边界区上。沟道层121可使用 各种沉积方法例如溅射方法形成。参考图4和5，可在沟道层121和第二导电半导体层115两者上形成第二电极层 130。导电支撑构件140可形成在第二电极层130上。第二电极层130和导电支撑构件140可用作其为导电层的第二电极。在第二导电 半导体层115和第二电极层130之间可形成具有预定图案的欧姆层(未显示)。第二电极层130 可具有包括由选自 Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf 及 其组合中的材料制成的至少一层的结构。导电支撑构件140可包括例如Cu、Au、或者载体 晶片(包括例如31、66、6仏8、2110或者3比的材料)的材料，并且具有预定厚度。参考图5和6，将衬底101从第一导电半导体层111移除。例如，衬底101可通过 激光剥离(LL0)工艺移除。即，在衬底101上辐照具有预定波段的激光束，使得热能集中在 衬底101和第一导电半导体层111之间的边界区域处，由此将衬底101与第一导电半导体 层111分离。衬底101可通过其它方案与第一导电半导体层111分离。例如，当不同的半 导体层例如缓冲层插入衬底101和第一导电半导体层111之间时，将湿的蚀刻剂注入缓冲 层以移除缓冲层，由此将衬底101与第一导电半导体层111分离。然后，可通过感应耦合等离子体/反应性离子蚀刻(ICP/RIE)方案将已经移除衬 底101的第一导电半导体层111的底表面抛光。参考图7和8，在移除衬底101之后，通过台面蚀刻方案使芯片边界区域中的沟道 层121的底表面的外部暴露。蚀刻方案可通过干和/或湿蚀刻方案实施。当沟道层121包括导电材料时，由于沟道层121的欧姆特性所以可改善发光效率。 当沟道层121包括绝缘材料时，沟道层121可将第二电极层130与第二导电半导体层115 间隔开。缓冲层123可沿发光结构110的外周边部分形成在沟道层121的底表面的外部 处。缓冲层123可沿发光结构110的堆叠方向突出。带状缓冲层123可形成在发光结构 110的外周边部分处同时与发光结构110间隔开。缓冲层123可具有锥形、多边形或者凸透镜形状，但是实施方案不限于此。缓冲层 123可相对于垂直方向倾斜预定角度。倾斜角使得侧光的方位角能够改变。例如，缓冲层123可包括选自Mo、Ni、Cu、Cr、Fe、Si和Co中的一种。此外，缓冲层 123可包括选自Mo、Ni、Cu、Cr、Fe、Si和Co中的材料的合金。缓冲层123的热膨胀系数可 大于化合物半导体的热膨胀系数并且小于钝化层(图9的125)的热膨胀系数。例如，缓冲 层123可包括热膨胀系数比钝化层125更接近于GaN的热膨胀系数的金属。例如，缓冲层 123可包括选自Mo、Mo基合金、Ni、Ni基合金的材料。参考图7和9，在发光结构110的外周边部分处形成钝化层125。钝化层125可形 成在发光结构110的外周边部分、沟道层121的底表面的外部、以及缓冲层123的外周边部 分。钝化层125的下端的一部分可延伸至第一导电半导体层111的外顶表面。钝化层125 可包括选自 Si02、SiOx、SiOxNy、Si3N4、A1203 和 Ti02 的材料。设置在钝化层125中的缓冲层123使钝化层125的热膨胀最小化，由此防止钝化 层125从发光结构110的外周边部分弯曲。当沟道层121包括绝缘材料时，缓冲层123与沟道层121部分接触，由此使沟道层121由于热膨胀所导致的弯曲最小化。参考图10，在第一导电半导体层111下可形成具有预定图案的第一电极层119。在 第一导电半导体层111的底表面上可形成凹凸型粗糙结构。在形成第一电极层119之前或 者之后，实施划片工艺以提供单个芯片。通过使用激光划片和破裂设备使得芯片彼此分离。在这种情况下，缓冲层123使 钝化层125的应力减小，由此防止发光结构110和第二电极层130之间的分层或者破裂并 防止芯片弯曲。图11是显示根据第二实施方案的半导体发光器件的截面图。在以下描述中，相同 附图标记将表示与第一实施方案中的那些相同的元件以免冗余。参考图11，在根据该实施方案的半导体发光器件中，缓冲层123A的宽度在发光结 构110的外周边部分展开。缓冲层123A提供在沟道层121的外部上。缓冲层123A的外部 暴露在钝化层125外。根据该实施方案，缓冲层123A的外部末端可布置为与沟道层121的外部末端对 齐。钝化层125形成在缓冲层123A和发光结构110之间，缓冲层123A的外部可从钝化层 125暴露出。根据该实施方案，沟道层121、缓冲层123或者123A、和提供在发光结构110和第 二电极层130之间的钝化层125的结构，或者形成沟道层121、缓冲层123或者123A、和钝 化层125的次序可部分改变。例如，在发光结构110的外壁上形成钝化层125之后，可通过 蚀刻工艺形成凹陷，然后可在所述凹陷中形成缓冲层123或者123A。此外，在沟道层121中 形成凹陷之后，缓冲层123或者123A可插入凹陷中。实施方案的这种改变可通过改变蚀刻 工艺和形成工艺的次序来实现，但是实施方案不限于此。根据该实施方案的半导体发光器件可应用于各种器件，例如发光器件封装、背光 单元和照明装置。发光器件封装可包括主体、第一引线电极、第二引线电极、根据该实施方案的半导 体发光器件、和模制构件。第一引线电极和第二引线电极可设置在主体处。半导体发光器件可电连接至第一 引线电极和第二引线电极。模制构件可配置为模制半导体发光器件。主体可形成为包括例如硅材料、合成树脂或者金属材料，并且在半导体发光器件 周围可形成倾斜表面。第一引线电极和第二引线电极可彼此电隔离并可对半导体发光器件 供电。而且，第一引线电极和第二引线电极可反射由半导体发光器件发出的光，由此提高光 效率。而且，第一引线电极和第二引线电极可用于放出由半导体发光器件产生的热。半导体发光器件可设置在主体上或者可设置在第一引线电极或者第二引线电极 上。半导体发光器件可通过例如导线电连接至第一引线电极，并且可以以芯片结合结构连 接至第二引线电极。模制构件可模制半导体发光器件以保护半导体发光器件。而且，在模制构件中可 包括荧光物质以改变由半导体发光器件发出的光的波长。根据一些实施方案的半导体发光器件可封装在例如半导体衬底、绝缘衬底或者陶 瓷衬底(例如树脂材料或者硅)中。根据一些实施方案的半导体发光器件可应用于背光单元。
背光单元可适应于显示器例如液晶显示器以为显示器供给光。背光单元可包括光 供给部、光导板和光板。根据该实施方案的发光器件封装可适用于光供给部。背光单元可 不使用光导板。根据一些实施方案的半导体发光器件可应用于照明装置。照明装置可包括外壳和光供给模块。光供给模块可设置在外壳中。根据一些实施 方案的发光器件封装可适用于光供给模块。在本说明书中对"一个实施方案"、“实施方案"、“示例性实施方案"等的任 何引用，表示与该实施方案相关描述的具体特征、结构或特性包含于本发明的至少一个实 施方案中。在说明书不同地方出现的这些措词不必都涉及相同的实施方案。此外，当结合 任何实施方案描述具体的特征、结构或特性时，认为将这些特征、结构或特性与其它实施方 案的特征、结构或特性关联均在本领域技术人员的范围之内。虽然已经参考大量说明性实施方案描述了一些实施方案，但是应理解本领域技术 人员可设计很多其它的改变和实施方案，这些也将落入本公开原理的精神和范围内。更具 体地，在公开、附图和所附权利要求的范围内，在对象组合排列的构件和/或布置中可能具 有各种的变化和改变。除构件和/或布置的变化和改变之外，对本领域技术人员而言，可替 代的用途也是明显的。
权利要求
一种半导体发光器件，包括包括多个化合物半导体层的发光结构；在所述发光结构下的第二电极层；在所述发光结构和所述第二电极层的边缘区域之间的沟道层；在所述沟道层上的缓冲层；和在所述缓冲层上的钝化层。
2.根据权利要求1所述的半导体发光器件，其中所述钝化层设置在所述发光结构的外 周边部分处。
3.根据权利要求1所述的半导体发光器件，其中所述沟道层包括选自ITO、IZO、IZTO、 IAZO、IGZO、IGTO、AZO、ATO、SiO2, SiOx、SiOxNy、Si3N4^Al2O3 和 TiO2 中的至少一种材料。
4.根据权利要求1所述的半导体发光器件，其中所述缓冲层包括选自Mo、Ni、Cu、Cr、 Fe、Si和Co中的一种、或者包含至少两种上述元素的合金。
5.根据权利要求1所述的半导体发光器件，其中所述钝化层包括选自Si02、SiOx, SiOxNy, Si3N4, Al2O3和TiO2中的至少一种材料。
6.根据权利要求1所述的半导体发光器件，其中所述缓冲层包括热膨胀系数大于所述 化合物半导体层的热膨胀系数并且小于所述钝化层的热膨胀系数的金属。
7.根据权利要求1所述的半导体发光器件，还包括在所述第二电极层下的导电支撑构件。
8.根据权利要求1所述的半导体发光器件，其中所述发光结构包括第III-V族化合物 半导体，和其中所述发光结构包括第一导电半导体层；在所述第一导电半导体层下的有源层；和在所述有源层下的第二导电半导体层。
9.根据权利要求1所述的半导体发光器件，还包括在所述发光结构上的第一电极层。
10.根据权利要求1所述的半导体发光器件，其中所述沟道层由导电材料或者绝缘材 料形成。
11.根据权利要求1所述的半导体发光器件，其中所述钝化层包围所述缓冲层的上部 和侧面。
12.根据权利要求1所述的半导体发光器件，其中所述钝化层形成在所述缓冲层上，所 述钝化层设置为高于所述发光结构的顶表面。
13.根据权利要求1所述的半导体发光器件，其中所述缓冲层的外部末端形成为对应 于所述沟道层的外部末端。
14.根据权利要求1所述的半导体发光器件，其中所述钝化层形成在所述缓冲层和所 述发光结构之间，所述缓冲层的一部分暴露于所述钝化层之外。
15.一种半导体发光器件，包括包括第一导电半导体层、在所述第一导电半导体层下的有源层、和在所述有源层下的 第二导电半导体层的发光结构；在所述发光结构上的第一电极层；在所述发光结构下的第二电极层；在所述发光结构和所述第二电极层的边缘区域之间的沟道层； 在所述沟道层上的缓冲层；和 在所述缓冲层上的钝化层。
16.根据权利要求15所述的半导体发光器件，其中所述缓冲层包括热膨胀系数大于所 述发光结构的热膨胀系数并且小于所述钝化层的热膨胀系数的金属。
17.根据权利要求15所述的半导体发光器件，其中所述钝化层设置在所述发光结构的 外周边部分处。
18.根据权利要求15所述的半导体发光器件，其中所述缓冲层由选自Mo、Ni、Cu、Cr、 Fe、Si和Co中的一种、或者包括至少两种上述元素的合金形成。
19.根据权利要求15所述的半导体发光器件，其中所述钝化层形成在所述缓冲层上， 所述钝化层设置为高于所述发光结构的顶表面。
20.根据权利要求15所述的半导体发光器件，其中所述钝化层形成在所述缓冲层和所 述发光结构之间，所述缓冲层的一部分暴露于所述钝化层之外。
全文摘要
本发明公开了一种半导体发光器件。所述半导体发光器件包括包括多个化合物半导体层的发光结构、在所述发光结构下的第二电极层、在所述发光结构和所述第二电极层的边缘区域之间的沟道层、在沟道层上的缓冲层、和在所述缓冲层上的钝化层。
文档编号H01L33/12GK101807638SQ201010121569
公开日2010年8月18日 申请日期2010年2月20日 优先权日2009年2月16日
发明者丁焕熙 申请人:Lg伊诺特有限公司