专利名称：一种高压功率快恢复平面二极管芯片制造方法
技术领域：
本发明涉及一种高压(200V以上)功率快恢复平面二极管芯片的制造技术，适用 于分立和集成器件中的高压功率快恢复二极管的制造，如高压分立功率快恢复二极管的芯 片制造、与VDM0S相集成的功率快恢复二极管芯片的制造和与IGBT相集成的功率快恢复二 极管芯片的制造，属于半导体技术领域。
背景技术：
功率快恢复二极管(以下简称FRD——Fast Recovery Diode)在电力电子电路 中常常作为续流二极管等用途与三端功率开关器件(如IGBT等)同时使用，广泛用于开 关电源、脉宽调制器(PWM)、不间断电源(UPS)、交流电动机变频调速(VVVF)、高频加热等装 置中，作高频、大电流的续流二极管或整流管，是电力电子设备中用量最多的功率半导体器 件。对功率快恢复二极管重要的要求是反向恢复时间trr要小，以减小二极管的开 关损耗；正向压降V0N要小，以减小二极管的通态损耗；反向漏电流IR要小，以减小断态损 耗；热可靠性要高，以提高整个功率电路的稳定性。高压功率快恢复二极管由于电导调制效应的作用，正向工作时存储了大量的少数 载流子，这些载流子在反向关断中需要完全抽出或者复合掉，二极管才能关断。因此，高压 功率快恢复二极管的反向恢复时间很长，如果不加以控制，其反向恢复时间往往达到微秒 级。现有的减小二极管反向恢复时间的技术手段主要有载流子寿命控制技术和发射 效率控制技术两种方法。载流子寿命控制技采用轻离子辐照(电子、氦离子)或者重金属扩散(金、钼)作 为复合中心，以加快少数载流子的复合速度，达到减小反向恢复时间的目的，但复合中心的 引入在提高二极管开关性能的同时，会引起器件其他参数性能的劣化。在巴利伽的著作《功 率半导体器件》(B. J. Baliga ((PowerSemiconductor Devices〉〉,PWS Publishing Company, Boston, Mass, 1996)第153 182页有对载流子寿命控制技术详细的分析和阐述。特别在高压快恢复二极管制作中广泛使用的掺钼寿命控制技术，在扩散进入硅中 实现快恢复的同时，大量的钼原子会在氧化层中聚集。最终氧化层中的可动钼离子的面密 度可达到1012cnT2以上。这些可动钼离子会大大降低平面二极管的氧化层质量，引起漏电、 软击穿、低合格率。发射效率控制技术采用降低PN结发射效率的方式，降低二极管正向工作时注入 的少数载流子数量，从而有效减小反向关断过程中需要抽出或者复合的少数载流子数量， 达到减小反向恢复时间的目的。由于反向恢复时间的减小，这种方法需要引入的复合中心 的总量可以有效减少，即可以有效减少引入氧化层中的可动钼离子的总量，因而，钼原子对 二极管其他性能的劣化就明显降低，提高了产品的合格率。发表于《国际电力电子会议》 (PCIM' 97) 1997年第213 216页的论文《采用阳极发射效率控制理论提高二极管性能》(A. Porst, F. Auerbach, "Improvement of the diode characteristicsusing-emitter-co ntrolled principles (EMCON-diode) ”)对阳极发射效率控制技术进行了详细论述。因此，单独采用载流子寿命控制技术在优化trr的同时，会造成二极管其他参数 的明显变劣，而阳极发射效率控制技术与载流子寿命控制技术结合采用，会得到更小的反 向恢复时间、更小的反向漏电和更高的产品合格率，即实现更优的二极管性能。阳极发射效率控制技术的实现手段为用低浓度浅PN结(结深为0. 5 2微米) 替代现有的高浓度深PN结(结深往往达到6 20微米)，以达到降低二极管注入效率的目 的。但是采用现有方法制造的高压功率快恢复平面二极管的耐压终端，如图3所示，PN结 的耐压外缘在厚氧化层36下，带来的直接问题是芯片的成品率明显降低。这主要因为现有加工方法只制备一次厚氧化层36 (厚度为1. 1 2.5i!m)，在进 行钼寿命控制之后，可动钼离子造成厚氧化层质量大大降低。在厚氧化层掩蔽下的浅PN结 (图中P—主结33和P—分压环34)受到可动电荷的影响，其耐压效果下降、漏电沟道出现， 最终产品的合格率在扩钼后大幅下降。根据实验结果确定，采用阳极发射效率控制技术并 且使用常规加工方法制作的高压功率快恢复二极管芯片的成品率在80%左右。美国专利US 6177713(如图4所示)提供了的一种采用阳极发射效率控制技术并 且有高芯片成品率的加工方法是先制作高浓度深保护环(P+分压环44)，由于P+分压环为 深结(结深为6 20微米)，而随着PN结结深的增加PN结受氧化层可动电荷的影响大大 降低，所以扩钼前后PN结漏电没有明显增大，产品成品率高。随后制作低浓度浅PN(P_主 结43)，所以二极管阳极的发射效率也得到有效降低。但是，这种方法的不利之处在于1) 高发射效率的P+分压环与P_主结区直接相连，引起PN结发射效率的升高，劣化的二极管的 恢复特性，不利于实现快恢复；2)分压环和主结是分别制作的，因此，需要多一次注入和一 次扩散工艺，增加了加工周期和成本。
发明内容
本发明的技术解决问题是克服现有技术的不足，提供一种在额定工作电流条件 下，其正向压降具有正温度系数和快恢复特性，并且加工周期短、成本低，同时大大提高产 品成品率的高压功率快恢复平面二极管芯片制造方法。本发明的技术解决方案是一种高压功率快恢复平面二极管芯片制造方法，通过 以下步骤实现第一步，在低阻N+衬底层上外延制备高阻N—层，在高阻N—层上制备厚氧化层，光 刻并腐蚀厚氧化层形成厂主结区窗口和终端分压环区窗口 ；第二步，用光刻胶掩蔽P—主结区窗口外侧3 30微米，掩蔽终端分压环区窗口外 侧3 10微米；第三步，用剂量1X1011 1014cnT2的硼离子注入后，将光刻胶去除；第四步，在1000 1100度高温下驱入硼离子，形成P_主结区和终端分压环区，并 同时形成薄氧化层；第五步，光刻并腐蚀，形成扩钼窗口，去胶；第六步，扩钼，制备金属电极和金属场板，完成芯片制造。所述第四步形成的P—主结区和终端分压环区深度为0. 5 2微米，PN结高浓度区掺杂浓度峰值在1 X 1015cm_3 1 X 1017cm_3。所述第四步薄氧化层厚度1500六 3000A。所述第一步厚氧化层1 2微米。所述第二步光刻胶厚度大于0. 4微米。所述第三步硼离子能量30 lOOKeV。本发明与现有技术相比有益效果为(1)采用本发明制造方法，主结与终端分压环均为低浓度浅结，即保证了阳极发射 效率技术的效果，薄氧化层掩蔽PN结终端后，降低了可动钼原子对漏电的影响，保证了产 品的高成品率，实验证明，采用本发明方法制成的芯片的成品率达到90%以上；(2)采用本发明制造方法，采用薄氧化层掩蔽PN结，薄氧化层中含有的可动钼原 子总量与厚氧化层相比要少10倍以上，因此，扩钼对氧化层质量的影响不大，扩钼前后合 格率不会有明显降低；(3)采用本发明制造方法，可以实现主结和终端分压环同时制备，加工周期和成本 与美国专利US 6177713提供的技术相比又有了进一步简化和降低；(4)本发明采用1000 1100度高温能形成浅结，采用剂量1X1011 1014cnT2硼 离子注入，形成低浓度，使采用本发明制造的芯片，在额定工作电流条件下，其正向压降具 有正温度系数和快恢复特性； (5)本发明采用光刻胶掩蔽P_主结区和终端分压环区的窗口，使PN结外缘在薄氧 化层下，减少扩钼后，可动钼离子对P—主结区和终端分压环区耐压性能的劣化，提高产品合 格率；(6)采用本发明制造的二极管不但具有正温度系数的正向压降、快恢复和低正向 压降的性能，并且用薄氧化层掩蔽结终端可以降低浅PN结的加工难度，芯片的成品率可以 提高15%以上。
图1为本发明制造流程图；图2为采用本发明方法制造的二极管芯片结构示意图；图3为采用现有制造方法制备的具有浅PN结二极管芯片结构示意图；图4为采用美国专利US6177713的方法制造的二极管芯片结构示意图；图5 8为本发明不同制造过程得到的二极管芯片结构示意图。
具体实施例方式本发明制造流程如图1所示，通过以下步骤实现1、在低阻N+衬底层2上外延制备高阻N—层1，在高阻N—层1上制备1 2微米厚 度的厚氧化层6，光刻并腐蚀厚氧化层6形成P-主结区窗口 8和终端分压环区窗口 9，如图 5所示。高阻N—层1可以由外延生长方式制备或者由高阻单晶片形成。2、用大于0. 4微米厚度的光刻胶掩蔽P_主结区窗口 8外侧3 30微米，掩蔽终 端分压环区窗口 9外侧3 10微米，如图6所示。3、用能量30 lOOKeV、剂量IX 1011 1014cm_2的硼离子注入，如图6。
5
4、将光刻胶去除，在1000 1100度高温下驱入硼离子，形成P_主结区3和终端 分压环区4，同时形成薄氧化层5，如图7所示，P—主结区3和终端分压环区4在薄氧化层5 下。P—主结区3的结深和掺杂浓度根据二极管的耐压、恢复特性和温度性能等因素综合考 虑确定，对于耐压在400 1700V、工作电流在2 100A、反向恢复时间在10ns 70ns，正 向压降在0. 85V 2. 5V性能的功率快恢复二极管，P_主结区3的结深为0. 5 2微米，PN 结高浓度区掺杂浓度峰值在1 X 1015cm_3 1 X 1017cm_3。终端分压环区4的深度为0. 5 2 微米，PN结高浓度区掺杂浓度峰值在1 X 1015cm_3 1 X 1017cm_3。根据P_主结区3的结深大 小，薄氧化层5厚度为1500厶 3000A。5、光刻并腐蚀，形成扩钼窗口 7 (如图8所示)，去胶。6、扩钼，制备金属电极10和金属场板，得到如图8所示的芯片。根据二极管的耐 压要求，其终端结构可以由分压环单独构成，也可以是分压环与场板结合构成。以下现结合具体实施例来详细说明本发明制造高压功率快恢复平面二极管芯片 的过程。实施例1在低阻N+衬底层2上外延制备高阻N—层1，在高阻N—层1上制备1微米厚氧化层 6，光刻并腐蚀厚氧化层6形成2毫米P_主结区窗口和10微米终端分压环区窗口 ；用0. 5微 米光刻胶掩蔽P_主结区窗口外侧10微米、终端分压环区窗口外侧4微米；采用能量30 lOOKeV，剂量lX1012cm_2硼离子注入后，将光刻胶去除；在1050度高温下驱入硼离子，形成 P_主结区3和终端分压环区4，P_主结区3和终端分压环区4深度1. 5微米，PN结高浓度 区掺杂浓度峰值在2X1015CnT3，并同时形成3000A厚薄氧化层5 ；光刻并腐蚀，形成扩钼窗 口，去胶，引入钼，扩钼，制备金属电极和金属场板，完成芯片制造。实施例2在低阻N+衬底层2上外延制备高阻N—层1，在高阻N—层1上制备1微米厚氧化层 6，光刻并腐蚀厚氧化层6形成3. 5毫米P_主结区窗口和20微米终端分压环区窗口 ；用0. 6 微米厚光刻胶掩蔽P—主结区窗口外侧20微米、终端分压环区的窗口外侧10微米；采用能 量30 lOOKeV，剂量lX1014cnT2的硼离子注入后，将光刻胶去除；在1100度高温下驱入硼 离子，形成主结区3和终端分压环区4，P_主结区3和终端分压环区4深度2微米，PN结 高浓度区掺杂浓度峰值在1 X 1017cnr3，并同时形成3000A厚薄氧化层5 ；光刻并腐蚀，形成 扩钼窗口，去胶，引入钼，扩钼，制备金属电极和金属场板，完成芯片制造。本发明未详细说明部分属本领域技术人员公知常识。
权利要求
一种高压功率快恢复平面二极管芯片制造方法，其特征在于通过以下步骤实现第一步，在低阻N+衬底层(2)上外延制备高阻N-层(1)，在高阻N-层(1)上制备厚氧化层(6)，光刻并腐蚀厚氧化层(6)形成P-主结区窗口(8)和终端分压环区窗口(9)；第二步，用光刻胶掩蔽P-主结区窗口(8)外侧3～30微米，掩蔽终端分压环区窗口(9)外侧3～10微米；第三步，采用剂量1×1011～1014cm-2的硼离子注入后，将光刻胶去除；第四步，在1000～1100度高温下驱入硼离子，形成P-主结区(3)和终端分压环区(4)，并同时形成薄氧化层(5)；第五步，光刻并腐蚀，形成扩铂窗口(7)，去胶；第六步，扩铂，制备金属电极和金属场板，完成芯片制造。
2.根据权利要求1所述的一种高压功率快恢复平面二极管芯片制造方法，其特征在 于所述第四步形成的P—主结区(3)和终端分压环区(4)深度为0. 5 2微米，PN结高浓 度区掺杂浓度峰值在1 X IO15CnT3 1 X 1017cm_3。
3.根据权利要求1所述的一种高压功率快恢复平面二极管芯片制造方法，其特征在 于所述第四步薄氧化层(5)厚度1500A 3000A。
4.根据权利要求ι所述的一种高压功率快恢复平面二极管芯片制造方法，其特征在 于所述第一步厚氧化层(6) ι 2微米。
5.根据权利要求1所述的一种高压功率快恢复平面二极管芯片制造方法，其特征在 于所述第二步光刻胶厚度大于0. 4微米。
6.根据权利要求1所述的一种高压功率快恢复平面二极管芯片制造方法，其特征在 于所述第三步硼离子能量30 lOOKeV。
全文摘要
一种高压功率快恢复平面二极管芯片制造方法，用光刻胶掩蔽P-主结区窗口和终端分压环区窗口，再采用低剂量硼离子注入，同时在较低的温度下推结，形成低浓度浅PN结，再用薄氧化层掩蔽PN结结终端。采用本发明制造方法，主结与终端分压环均为低浓度浅结，即保证了阳极发射效率技术的效果，薄氧化层掩蔽PN结终端后，降低了可动铂原子对漏电的影响，保证了产品的高成品率，实验证明，采用本发明方法制成的芯片的成品率达到90％以上；采用本发明制造方法，采用薄氧化层掩蔽PN结，薄氧化层中含有的可动铂原子总量与厚氧化层相比要少10倍以上，因此，扩铂对氧化层质量的影响不大，扩铂前后合格率不会有明显降低。
文档编号H01L29/06GK101866855SQ20101019293
公开日2010年10月20日 申请日期2010年6月7日 优先权日2010年6月7日
发明者刘军 申请人:北京时代民芯科技有限公司;中国航天科技集团公司第九研究院第七七二研究所