专利名称：两次曝光一条线路间距分离方法
技术领域：
本发明一般而言涉及高集成密度集成电路的制造，更具体而言，涉及简化用于光 刻形成彼此紧密邻近的离散特征的间距(pitch)分离方法。
背景技术：
对更高性能、提高的功能性和更低成本的数字开关电路的追求导致更高集成密度 的集成电路，在其中以更小的尺寸、更邻近地形成更多的电路元件，从而在给定尺寸的芯片 上可包括更多这样的元件以实现提高的功能性，同时增加通过给定序列的工艺形成且与电 容减小的更短连接互连的电路元件的数量以实现更快的信号传播和降低的对噪声的易感 性。结果，还将以可接受的制造产率光刻形成电路元件和互连的特征的能力的极限来设计 具有目前可得到的最高性能的集成电路。因此，按比例缩小到更小的尺寸受到实现更短波 长或更高数值孔径曝光系统的能力的限制。辐射(例如，可见光，紫外光、χ射线等等)的可被用于曝光光刻抗蚀剂上的图形 的特性以及光刻抗蚀剂的特性引起诸如在掩模孔边缘处的衍射、抗蚀剂中的辐射的反射和 散射的一些效应，并且，由于抗蚀剂曝光是累积性的，因此倾向于降低被曝光图形对曝光掩 模的保真度。这些效应合称为光学邻近效应，其有时被用于改善较大的图形，但不可避免地 使所制造的小的、紧密间隔的特征变形。通常，光学邻近效应仅仅被部分地补偿。虽然不被认为是与本发明有关的现有技术，为了在可能的程度上避免光学邻近效 应，已开发了所谓的间距分离方法，其实质上分开将要在多个光刻掩模之间制造的特征以 暴露同样多次施加的光刻抗蚀剂而以覆盖曝光来曝光在芯片上的被称为硬掩模的材料层， 然后使用原位硬掩模来形成紧密邻近的特征。间距分离方法由此允许在每个光刻掩模上 形成间隔较小和较大的特征，由此有可能提供用于避免或至少降低光学邻近效应的最好技 术。然而，间距分离方法因其本质而对光刻曝光序列的定位极其苛刻，定位的不精确度(称 为覆盖误差)必须被保持为极小的距离，通常在数纳米内。此外，必须在曝光序列的每次曝 光之后进行蚀刻步骤，通常为反应离子蚀刻(RIE)，以将抗蚀剂图形转移到硬掩模中，还要 进行另一蚀刻步骤(通常也为RIE)，以将硬掩模图形转移到希望的层或衬底中。因此，间距 分离方法通常被称为两次曝光两次蚀刻方法，但曝光和蚀刻工艺的次数可以超过两次。术 语多步构图也被使用，并且该术语的描述更准确。蚀刻工艺在处理窗口相对小的情况下是复杂且苛刻的(例如，可能需要处于苛刻 浓度的一序列蚀刻剂以及专用于特定蚀刻剂和蚀刻条件的反应腔温度，并且在间距分离方 法中必须执行蚀刻工艺以提供特别一致的结果。在通常局限于施加、曝光和显影抗蚀剂中 的图形的当前半导体生产线的光刻线路(track)内不能适应这样的附加复杂性。多步构图 由此需要显著的附加复杂性和成本以在当前可用的设备中执行，同时，由于成本以及不同 器件设计所需的间距分离曝光的不同次数，生产线的适应性不可行。
发明内容
因此，本发明的一个目的是提供一种两次曝光一条线路(double exposure, track only,DET0)间距分离方法，其不需要将反应离子蚀刻(RIE)用于每一个间距分离掩模/曝 光来产生具有希望的图形的硬掩模，由此可以完全在当前半导体生产线的光刻线路内执行 该DETO间距分离方法。为了实现本发明的这些和其他目的，提供了一种用于在酸敏材料层中蚀刻图形以 形成集成电路的方法，所述方法包括以下步骤形成酸敏材料层；在所述酸敏材料层上形 成并构图抗蚀剂层；在所述构图的光致抗蚀剂层上以及被所述光致抗蚀剂暴露的所述酸敏 材料的区域上施加酸性上覆层(overcoat)；活化所述酸敏材料的所述区域；以及显影所述 酸敏材料的所述活化的区域，以将所述抗蚀剂中的图形转移到所述酸敏硬掩模材料，并在 必要时重复以上步骤，从而构造这样的硬掩模图形，该硬掩模图形不会被光刻曝光而蚀刻 下伏的材料，从而产生根据本发明的集成电路。
通过参考附图对本发明的优选实施例的以下详细描述，将更好地理解上述和其他 目的、方面和优点。图1示例出通过根据本发明提供了改进的两次曝光两次蚀刻方法的各曝光和蚀 刻工艺而产生的概略的半导体结构的序列截面图；图2示例出通过根据本发明的两次曝光一条光刻线路方法的各曝光和蚀刻工艺 而产生的概略的半导体结构的序列截面图；以及图3是示例出本发明的实施所需的主要工艺的流程图。
具体实施例方式现在参考附图，更具体地，参考图1，其示出了通过用于降低或避免光学邻近效应 的两次曝光两次蚀刻方法的各抗蚀剂曝光和蚀刻工艺而产生的概略的半导体结构的序列 截面图。虽然本发明提供了优于两次曝光两次蚀刻方法的改进，但这样的方法和具体地图1 的示例不被认为是关于本发明的现有技术。提供图1是为了便于理解和了解本发明，因此 图1被标为“相关技术”。如上所暗示的，半导体生产线通常被组织成工艺群组，通过在工艺群组之间不同 的设备来执行这些工艺群组。该设备通常需要用于给定的工艺组的设置，并且在各工艺之 间存储晶片，需要进行该设备已设置好的特定处理的所有晶片都要在为另一工艺而进行另 一设置之前被处理。一个这样的工艺群组被称为光刻线路，其中的工艺通常受限于抗蚀剂 的施加、对抗蚀剂的各种处理(例如干燥或烘烤)、抗蚀剂的曝光、以及曝光后的抗蚀剂的 显影，以形成图形。通常，该工艺形成这样的图形，该图形确定将要通过优选与根据抗蚀剂 图形产生的结构自对准的工艺或者在该制造工艺的稍后阶段形成的器件的位置和基本尺 寸，以形成过孔或孔来制造到否则将完成的器件以及其间的布线的电接触。该光刻线路通 常不包括更加复杂且具有小的工艺参数窗口的蚀刻和材料沉积工艺。由于多步构图需要在 每次抗蚀剂曝光时都蚀刻硬掩模，因而容易理解，在工艺群组之间移动晶片以及相关的存 储都会极大地延迟需要多步构图的芯片的完成，潜在地使苛刻的覆盖精度折衷。
该概略的半导体结构包括衬底或层10 (例如，以及未示出的其他层和其下的衬 底)和有机衬层(underlayer) 12 (有时称为有机平面化层)，希望在该有机衬层12中形成 紧密分隔的开口。还可以在衬底或层10上形成诸如晶体管栅极或导体/连接的附加结构 14，所述附加结构14延伸到层12中。应理解，光学邻近效应通常包括由于在抗蚀剂中的衍射效应或者辐射反射或散射 的效应而导致的过量或异常的曝光引起的经曝光的图形的某种扩展。因此，通常通过所谓 的明场技术和抗蚀剂来曝光和构图小于其间的间隔的极细小特征，在所述明场技术和抗蚀 剂中，特征不被照射，从而经曝光的形状的扩展倾向于减小所需特征的尺寸。出于同样原 因，使用明场技术和抗蚀剂，通常使光学邻近效应更容易控制且较不严重。相反地，与通常 用于形成对具有在最小光刻可分辨尺寸下限定的结构的诸如晶体管的器件的接触的情况 一样地，使用所谓的暗场技术和抗蚀剂通过对特征的照射来最好地形成大于其间的间隔的 特征。本发明可以与明场或暗场技术一起使用，但在其中光学邻近效应特别明显且难以控 制的暗场多步处理构图的情况下特别有利。在图1的截面(a)中，施加了包括有机衬层18、硬掩模19和薄(用以减少抗蚀剂 内的反射和散射且用以降低在抗蚀剂层过厚时发生的抗蚀剂塌陷的可能性)光致抗蚀剂/ 浸没式顶涂层20的三层抗蚀剂叠层16，并且已通过曝光和显影构图对光致抗蚀剂进行了 构图，从而使光致抗蚀剂20开口而暴露硬掩模抗反射涂层(ARC) 19，例如硅ARC或SiARC。 (此前和此后使用的术语光致抗蚀剂应被理解为可通过光刻曝光和显影构图的任何材料， 不论用于进行曝光的能量(例如，X射线)或粒子(例如，电子)的类型如何。)然后，通过 常规的蚀刻工艺，例如，反应离子蚀刻(RIE)，将光致抗蚀剂20中的图形转移到硬掩模19， 并进而转移到0PL，从而产生在截面(b)中所示的结构。更具体而言，硬掩模材料相对于OPL 材料的蚀刻选择性极高(例如，10-20)；允许OPL用作蚀刻停止层，随后使用不同的反应剂 进行另一 RIE工艺以蚀刻硬掩模。然后剥离光致抗蚀剂，产生在截面(c)中所示的结构。然后，为了实现如上所述的间距分离，在构图后的硬掩模之上施加第二光致抗蚀 剂层20’，并对其进行曝光和显影，产生在截面(d)中所示的结构，并且再次执行如上所述 的常规蚀刻，从而将光致抗蚀剂图形转移到硬掩模19，如截面(e)中所示。然后剥离剩余 的光致抗蚀剂，留下通过第二光刻掩模(以及第一光刻掩模)构图的硬掩模，其中有机衬 层19在其合适的位置，如截面(f)中所示。如果由于给定的器件设计所需的硬掩模图形中 的开口的近似而希望或必要的，可以执行用于在构图后的硬掩模之上施加和构图光致抗蚀 剂、蚀刻硬掩模、以及去除剩余的光致抗蚀剂的一个或多个附加的序列。此时，如果需要少 于在硬掩模中形成的所有特征并通过附加蚀刻以增大特征或通过对材料的各向异性沉积 和各向同性蚀刻来减小特征尺寸而调节孔径尺寸(多数在其他结构上形成侧壁分隔物的 情况下)，则可以通过封闭(block-out)掩蔽而实现对硬掩模图形的某些细化。也可以在施 加和构图任何序列的另外的光致抗蚀剂之前，利用或不利用封闭掩蔽，对硬掩模孔径进行 这样的细化处理；可能允许省略某些封闭掩蔽工艺。当完成了硬掩模构图时，再次执行适宜的常规蚀刻，以将通过间距分离处理而由 此获得的硬掩模图形转移到器件层12，如截面(g)中所示，并可选地去除硬掩模，如截面 (h)中所示。应注意，由于硬掩模19和0PL18相对于彼此可选择性地蚀刻并且硬掩模图形 实际上由类似地构图的硬掩模ARC层和OPL层构成，因此可以将各种各样的蚀刻剂和工艺参数用于将图形转移到下伏的(underlying)材料且可以将蚀刻自由地设计为适合于该下 伏的材料。应注意，由于光刻曝光掩模的边缘将在不与光刻曝光掩模中的图形对应的区域中 产生会部分地曝光光致抗蚀剂的某种衍射，因此仅仅通过对单个光致抗蚀剂层的多次曝光并 不能实现间距分离，对于极小且紧密分隔的特征尤其如此。对于极小且紧密分隔的特征，由于 上述原因，通常将光致抗蚀剂形成为极薄；要求较少的曝光，同时所需特征(以及可能地，利 用衍射增加或减小特定区域的曝光的所谓的辅助特征)的邻近实质上确保了衍射图形将覆 盖(overlap)所需图形，引起附加的且经常为累积性的曝光；使得将要在光致抗蚀剂中显影 的图形变形。因此，必须在使用不同的间距分离光刻掩模的每一光刻曝光之后进行至少一次 蚀刻工艺以将图形转移到硬掩模，并在构图后的硬掩模之上施加和构图新的光致抗蚀剂层以 渐增地显影所需的硬掩模图形。可能需要附加的蚀刻工艺来调节硬掩模图形，以放大或缩小 如上所述的图形特征。需要附加的蚀刻工艺以将硬掩模图形转移到器件层12。由此可见，虽然间距分离方法可以降低或避免邻近效应，但如果采用常规蚀刻工 艺，则间距分离方法变得非常复杂，且增加所需的蚀刻工艺的数目并由此增加在光刻线路 和用于蚀刻的反应器皿以及直到适当设定的反应器皿可用之前的存储之间来回切换的次 数，同时各蚀刻工艺本身也带来显著的复杂性。在半导体生产线的当前设计的光刻线路内 不能适应这样的附加复杂性。由于需要在光刻线路之外执行这样的繁多的时刻工艺，由此 产生了附加的总体工艺复杂性和对制造产率的某种折衷。通过使用诸如硅氧烷或氧化钛的酸敏硬掩模材料来完全在光刻线路内执行这样 的蚀刻，本发明提供了对该复杂性的解决方案。其他合适的材料包括如授权给Flaim等 人的美国专利6，303，270中所述的钛聚合物以及钛、硅、铝、锆和铪的共聚物，通过参考将 该专利全部并入这里。然后在酸敏硬掩模材料层和显影后的抗蚀剂图形之上施加酸性上 覆层。适宜的酸性上覆层材料是商业可得的，例如从JSR Micro, Inc. ,1280 N. Mathilda Ave.，Sunnyvale, California 94089-1213 可得的 TCX041、NFC700 或 NFC 445。优选使用 旋涂工艺施加酸性上覆层以显影均勻的层，在足以活化酸敏硬掩模材料的100°C到150°C 下持续约60到120秒或者其他温度和时间条件下(取决于酸敏硬掩模材料和酸性上覆层 材料)烘烤该酸性上覆层，以显影其中酸性上覆层接触酸敏硬掩模材料的位置且然后显影 上覆层，该显影优选在含水四甲基氢氧化铵(TMAH)中进行30至60秒以去除在酸敏硬掩模 材料已被活化的区域中的上覆层和酸敏硬掩模材料。适宜的显影剂为0. 26N的TMAH，但还 可以使用其他浓度(例如，从0. 12N的TMAH到0. 4N的TMAH)。因此，可以通过半导体生产 线的光刻线路中通常的涂覆、烘烤和显影工艺执行在间距分离工艺中的所有硬掩模构图所 需的蚀刻。具体而言，参考图2和3，下面将描述通过本发明执行的间距分离方法。图2的截 面(a)与图1的截面(a)相同，其中，施加了包括有机衬层18、如上所述的诸如硅氧烷或氧 化钛的酸敏材料的硬掩模19和光致抗蚀剂20的三层抗蚀剂叠层，并且已通过第一间距分 离光刻掩模曝光和显影而在抗蚀剂层20中形成图形，如图3的步骤305、306、307、308和 310所示。然后，为了执行对酸敏硬掩模材料的蚀刻，在步骤315中施加TCX041或NFC700 的酸性上覆层22 (优选通过旋涂工艺)，并在步骤320中对其进行烘烤，如上所述，以通过在 抗蚀剂中的构图后的孔径来活化与酸性上覆层接触的酸敏硬掩模材料的区域23，如图2的截面(b)中的阴影所示。然后在步骤325中在含水TMAH中对组件显影30到60秒，以去除 上覆层22并蚀刻掉酸敏硬掩模材料的活化区域，在有机衬层18上停止，并在剥离剩余的光 致抗蚀剂层20之后留下孔径24，如图2的截面(c)中所示。根据本发明的间距分离方法继续在步骤335中施加另一层光致抗蚀剂层26，如图 2的截面(d)中所示。注意，步骤335到360与步骤305到330相同，但省略了对有机衬层 的施加和对酸敏硬掩模材料的施加步骤306和307，因为这些层保留在已执行的步骤未蚀 刻的区域中的适当位置。相应地，在步骤340中与前面一样地对新施加的光致抗蚀剂层26 进行曝光和显影，并酸性上覆层28被施加(步骤345)和烘烤(步骤350)，以活化区域25 中的酸敏硬掩模材料，这也与前面一样。然后在步骤355中显影上覆层以及酸敏硬掩模材 料的活化区域25，以蚀刻掉硬掩模的区域25，再次在有机衬层18上停止，并剥离剩余的光 致抗蚀剂。虽然在抗蚀剂剥离期间会发生对有机衬层的某些表面蚀刻，但不需要且通常不 去除有机衬层18。如果需要尚未在硬掩模19中形成的附加特征，则在必要时将利用又一光刻曝光 掩模重复由虚线370表示的工艺循环以及步骤335-360，直到完成了所需的硬掩模图形。然 后通过常规蚀刻(例如，根据常规生产线组织和操作的光刻线路之外的RIE)而将硬掩模图 形转移到层12以及半导体器件设计所需的以常规方式完成的器件。如上所述，在执行步骤345或其重复之前可以执行附加的工艺以调节或细化在硬 掩模中产生的图形。另一方面，根据本发明的间距分离方法增加了蚀刻的便利性，从而可以 经济地执行更多的间距分离掩蔽和曝光；潜在地减少对图形的这种调节/细化的需求，并 且，在任何情况下，可以与蚀刻工艺380之前的工艺或者其附带工艺一样地在光刻线路之 外执行对硬掩模图形的调节/细化。由此可见，本发明的基本原理是通过可完全在常规半导体生产线的光刻线路内执 行的使用特定酸敏硬掩模材料且使用酸性上覆层的间距分离方法来执行对所需的硬掩模 的蚀刻。在光刻线路内以这样的方式执行蚀刻提供了用于降低或避免必须在极其紧密地形 成精细特征的情况下的光学邻近效应中所涉及的许多蚀刻工艺的简化和可能的自动化。本 发明还避免了通过从用于繁多的蚀刻工艺的每一工艺的光刻线路移除和返回到该光刻线 路而引起的制造产率的折衷，并且，与先前的间距分离方法相比提高了生产线的吞吐量。虽然关于单个优选实施例描述了本发明，但本领域技术人员将理解，可以利用在 所附权利要求的精神和范围内的修改实施本发明。
权利要求
1.一种用于在酸敏材料层中蚀刻图形的方法，所述方法包括以下步骤 形成酸敏材料层；在所述酸敏材料层上形成并构图抗蚀剂层；在所述构图的光致抗蚀剂层上以及被所述光致抗蚀剂暴露的所述酸敏材料的区域上 施加酸性上覆层；活化所述酸敏材料的所述区域；以及显影所述酸敏材料的所述活化的区域，以将所述抗蚀剂中的图形转移到所述酸敏材料。
2.根据权利要求1的方法，还包括以下步骤 在所述酸敏材料层上形成并构图另一抗蚀剂层；在所述构图的光致抗蚀剂层上以及被所述光致抗蚀剂暴露的所述酸敏材料的区域上 施加酸性上覆层；活化所述酸敏材料的所述区域；以及显影所述酸敏材料的所述活化的区域，以将所述抗蚀剂中的图形转移到所述酸敏材料。
3.根据权利要求2的方法，还包括以下步骤 将在所述酸敏材料中显影的图形转移到下伏的材料层。
4.根据权利要求2的方法，其中所述酸敏材料被形成在有机平面化层上。
5.根据权利要求2的方法，还包括以下步骤 调节在所述抗蚀剂中的构图的特征的尺寸。
6.根据权利要求2的方法，还包括以下步骤 调节在所述酸敏材料中的构图的特征的尺寸。
7.根据权利要求1的方法，还包括以下步骤 将在所述酸敏材料中显影的图形转移到下伏的材料层。
8.根据权利要求1的方法，其中所述酸敏材料被形成在有机平面化层上。
9.根据权利要求1的方法，还包括以下步骤 调节在所述抗蚀剂中的构图的特征的尺寸。
10.根据权利要求1的方法，还包括以下步骤 调节在所述酸敏材料中的构图的特征的尺寸。
11.一种用于半导体制造的间距分离方法，所述方法包括以下步骤 形成酸敏材料层；使用光刻间距分离曝光掩模在所述酸敏材料层上形成并构图光致抗蚀剂层； 在所述构图的光致抗蚀剂层上以及被所述光致抗蚀剂暴露的所述酸敏材料的区域上 施加酸性上覆层；活化所述酸敏材料的所述区域； 显影所述酸敏材料的活化的区域；使用另一光刻间距分离曝光掩模在所述酸敏材料层上形成并构图另一光致抗蚀剂层；在所述另一构图的光致抗蚀剂层上以及被所述光致抗蚀剂暴露的所述酸敏材料的区域上施加酸性上覆层；活化所述酸敏材料的所述区域；以及 显影所述酸敏材料的活化的区域。
12.根据权利要求11的方法，还包括以下步骤 将在所述酸敏材料中显影的图形转移到下伏的材料层。
13.根据权利要求11的方法，其中所述酸敏材料被形成在有机平面化层上。
14.根据权利要求11的方法，还包括以下步骤 调节在所述抗蚀剂中的构图的特征的尺寸。
15.根据权利要求11的方法，还包括以下步骤 调节在所述酸敏材料中的构图的特征的尺寸。
16.一种集成电路，其具有被这样的距离彼此分隔的结构，所述距离小于所述结构的横 向尺寸，所述集成电路通过包括以下步骤的方法形成形成酸敏材料层；使用光刻间距分离曝光掩模在所述酸敏材料层上形成并构图光致抗蚀剂层； 在所述构图的光致抗蚀剂层上以及被所述光致抗蚀剂暴露的所述酸敏材料的区域上 施加酸性上覆层；活化所述酸敏材料的所述区域； 显影所述酸敏材料的活化的区域；使用另一光刻间距分离曝光掩模在所述酸敏材料层上形成并构图另一光致抗蚀剂层；在所述另一构图的光致抗蚀剂层上以及被所述光致抗蚀剂暴露的所述酸敏材料的区 域上施加酸性上覆层；活化所述酸敏材料的所述区域；以及 显影所述酸敏材料的活化的区域。
全文摘要
本发明涉及两次曝光一条线路间距分离方法。一种集成电路被形成为具有这样的结构，该结构紧密邻近且彼此间的间隔比该结构的横向尺寸更小，例如用于制造到以通过暗场分离间距技术实现的最小光刻可分辨尺寸形成的电子元件的接触。通过使用酸敏硬掩模材料和经由抗蚀剂中的构图的孔径而接触硬掩模的区域的酸性上覆层，完全在光刻线路内执行对硬掩模的蚀刻，从而支持用于分离间距方法的可接受的覆盖精度和工艺效率以及吞吐量，该分离间距方法需要为多个依次施加并构图的抗蚀剂层中的每一个进行对硬掩模的蚀刻。硬掩模的接触区域被活化，以通过烘烤酸性上覆层而进行显影。
文档编号H01L27/00GK102005382SQ20101026939
公开日2011年4月6日 申请日期2010年8月31日 优先权日2009年9月1日
发明者M·E·科尔伯恩, S·D·伯恩斯, S·霍姆斯 申请人:国际商业机器公司