专利名称：纳米级ULSI-Cu布线HfSiN扩散阻挡层薄膜及制备工艺的制作方法
技术领域：
本发明涉及一种纳米材料及其制备工艺，尤其是一种ULSI-Cu布线HfSiN扩散阻 挡层材料及其制备工艺。
背景技术：
在互连线中的电流密度较高时，电迁移使得布线内部产生空洞和原子凝集。从本 质上说，电迁移是金属原子的扩散现象。电迁移效应的严重后果会使布线变窄甚至断裂或 者短路，从而造成集成电路的失效。扩散阻挡层既能阻止铜的扩散又要能提高铜膜和基底层的结合强度，铜膜、阻挡 层、基体之间的附着性能将直接影响到薄膜的各种性能。另外，薄膜在制备过程中，内部由 于热收缩产生一定的应力，基体材料和薄膜材料之间的热膨胀系数的不同，也会使薄膜产 生应力，过大的内应力将使薄膜卷曲或开裂导致失效。同时，为了适应集成电路的发展趋 势，扩散阻挡层在保证能够阻挡铜扩散的基础上，与基底的粘附性要好，与基底的应力要 小，厚度要尽量的薄。WN、TiN及TaN作为集成电路Cu互连的扩散阻挡层已被广泛研究，并获得应用，然 而由于Cu互连制造过程需要采用高温处理，WN、TiN及TaN扩散阻挡层失效温度相对较低， 不能很好满足集成电路对扩散阻挡层热稳定性的要求。随着研究的深入发现，加入Si的 WN、TiN及TaN的复合结构薄膜作为扩散阻挡层可以显著提高阻挡Cu扩散的能力，WN、TiN 及TaN为扩散阻挡层时，其在N2气氛下退火后，失效温度分别为550°C、550°C和600°C，而 ff-Si-N, Ti-Si-N及Ta-Si-N在N2气氛下退火后，失效温度分别为600°C、600°C和650°C。 为了在650°C及更高的温度下能够阻挡Cu的扩散，并且满足超大规模集成电路(ULSI)日益 微细纳米级化的发展趋势，就需要寻找在此温度下能够阻挡Cu扩散的新材料，也是本发明 的研究目的。
发明内容
本发明的目的在于找到一种700°C或更高温度下能够阻挡Cu扩散的扩散阻挡层 薄膜材料及其制备工艺，所制备的HfSiN扩散阻挡层材料是一种非晶态纳米薄膜，可有效 的阻挡Cu的扩散，并且适用于亚45nm级集成电路Cu互连扩散阻挡层材料的发展趋势。由于Hf的物理性质与已经作为扩散阻挡层材料的W、Ti、&及其相似，具有高的熔 点、低电阻率，并且热稳定性好。并且Si、N的掺入可以有效的抑制Hf的结晶，使HfSiN更 容易生成非晶态薄膜。因此，加入Si、N的HfSiN扩散阻挡层应是一种优良的扩散阻挡层材 料。实现本发明所采取的技术方案是在Si基底上有一层由Hf靶或Si靶或HfSi合金靶溅射沉积的非晶态HfSiN薄膜， 且非晶态HfSiN薄膜总厚度彡45nm。沉积生成的HfN薄膜中Si的掺杂质量百分比含量为2. 8%。
3
各种靶材的纯度皆彡99. 999%，阻挡层薄膜从外至内为HfSiN/Cu/HfSiN/Si02/ Si ο本发明扩散阻挡层材料的制备工艺为①靶材选取选取Hf、Si靶或HfSi合金靶分别在基底Si上溅射；②进行薄膜沉积靶材在N2与Ar混合气体中进行磁控溅射，依次沉积生成总厚度 彡 45nm 的 HfSiN/Cu/HfSiN/Si02/Si 非晶态薄膜。③薄膜制备工艺参数采用射频磁控溅射，真空度为10_4 10_5Pa，溅射气压为 1 10Pa，N2流量为0. 5 4sccm，Ar气流量为16 20sccm，溅射功率为20 60W，工作 温度为室温 400°C。所述的溅射靶材的纯度彡99. 999%，各层厚度为HfSiN = 5nm, Cu = 35nm, HfSiN =5nm。通过调整实验工艺优化后的HfSiN薄膜制备参数溅射气压为4Pa，N2流量为 0. 5sccm, Ar气流量为19. 5sccm，溅射功率为40W，工作温度为400°C。通过调整实验工艺优化后的Cu薄膜制备参数溅射气压为4Pa，Ar气流量为 20SCCm，溅射功率为30W，工作温度为室温。通过磁控溅射沉积得到的HfSiN/Cu/HfSiN/Si02/Si多层膜，应放入管式炉中，通 入队气氛，在700°C下退火lh。通过磁控溅射沉积得到的HfSiN/Cu/HfSiN/Si02/Si多层膜，应放入管式炉中，通 入02气氛，在550°C下退火lh。上述本发明的工艺方案有两种，一种方案是利用磁控溅射的方法在所述高真空 条件下在氮气与氩气气氛中先用Hf靶在硅片上沉积HfN薄膜，然后再在HfN薄膜上沉积 0. 5nm 1. 5nm的SiN薄膜，由于沉积过程在400°C高温下进行且粒子运动较快，Si原子 就扩散至HfN内部，形成非晶态的HfSiN薄膜，然后依次溅射得到HfSiN(5nm)/Cu (35nm)/ HfSiN(5nm)/Si02/Si非晶态薄膜；另一种方案是利用磁控溅射的方法在高真空条件下在 氮气与氩气气氛中用HfSi合金靶直接在硅片上沉积HfSiN非晶态薄膜，然后依次溅射得到 HfSiN (5nm) /Cu (35nm) /HfSiN (5nm) /Si02/Si 非晶态薄膜。本发明具有的优点1、扩散阻挡薄膜材料采用了高熔点、低电阻率、热稳定性好的HfSiN材料，减小了 扩散阻挡层与互连层和基底层之间的电阻率及热应力。2、射频磁控溅射成膜技术制备方便、快捷且可控制性强，能很好的控制阻挡层的
厚度与致密度。3、HfSiN扩散阻挡层薄膜材料中两种元素Si和N可以根据需要调整元素配比来 实现三元化合物的复合，以保证了扩散阻挡层具有较低的电阻率以及与Cu和基底材料之 间有良好的热稳定性和附着性。4、扩散阻挡层厚度为5 lOnm，较小的厚度可以为集成电路微细纳米级加工提供 更多的空间，满足了集成电路的发展趋势。本发明的HfSiN薄膜与现有的TiSiN、TaSiN、&SiN等扩散阻挡层相比具有优异 的Cu扩散阻挡性能；较高的热稳定性；在高温下不会与Si基底发生反应而失效；5nm厚的 HfSiN薄膜阻挡层更加适用于超大规模集成电路尺寸微细纳米级化的发展趋势。
表1是HfSiN/Cu/HfSiN/Si02/Si多层膜氮气退火前后的元素含量变化表
权利要求
一种纳米级ULSI Cu布线扩散阻挡层薄膜，其特征在于在Si基底上有一层由Hf靶或Si靶或HfSi合金靶溅射沉积的非晶态HfSiN薄膜，且非晶态HfSiN薄膜总厚度≤45nm。
2.按权利要求1所述的纳米级ULSI-Cu布线扩散阻挡层薄膜，其特征在于沉积生成 的HfN薄膜中Si的掺杂质量百分比含量为2. 8%。
3.按权利要求2所述的纳米级ULSI-Cu布线扩散阻挡层薄膜，其特征在于各种靶材 的纯度皆彡99. 999%，阻挡层薄膜从外至内为HfSiN/Cu/HfSiN/Si02/Si。
4.一种纳米级ULSI-Cu布线HfSiN扩散阻挡层材料的制备工艺，其特征在于①靶材选取选取Hf、Si靶或HfSi合金靶分别在基底Si上溅射；②进行薄膜沉积靶材在N2与Ar混合气体中进行磁控溅射，依次沉积生成总厚度 彡 45nm 的 HfSiN/Cu/HfSiN/Si02/Si 非晶态薄膜。③薄膜制备工艺参数采用射频磁控溅射，高真空度为10_4 10_5Pa，溅射气压为1 IOPa, N2流量为0. 5 4sccm，Ar气流量为16 20sccm，溅射功率为20 60W，工作温度 为室温 400°C。
5.根据权利要求4所述的纳米级ULSI-Cu布线HfSiN扩散阻挡层材料的制备工艺，其 特征在于溅射靶材的纯度彡99. 999%,各层厚度为HfSiN = 5nm, Cu = 35nm, HfSiN = 5nm。
6.根据权利要求4所述的纳米级ULSI-Cu布线HfSiN扩散阻挡层材料的制备工艺， 其特征在于通过调整实验工艺优化后的HfSiN薄膜制备参数溅射气压为4Pa，N2流量为 0. 5sccm, Ar气流量为19. 5sccm，溅射功率为40W，工作温度为400°C。
7.根据权利要求6所述的纳米级ULSI-Cu布线HfSiN扩散阻挡层材料的制备工艺， 其特征在于通过调整实验工艺优化后的Cu薄膜制备参数溅射气压为4Pa，Ar气流量为 20SCCm，溅射功率为30W，工作温度为室温。
8.根据权利要求6所述的纳米级ULSI-Cu布线HfSiN扩散阻挡层材料的制备工艺，其 特征在于通过磁控溅射沉积得到的HfSiN/Cu/HfSiN/Si02/Si多层膜，放入管式炉中，通入 队气氛，在700°C下退火Ih。
9.根据权利要求6所述的纳米级ULSI-Cu布线HfSiN扩散阻挡层材料的制备工艺，其 特征在于通过磁控溅射沉积得到的HfSiN/Cu/HfSiN/Si02/Si多层膜，放入管式炉中，通入 02气氛，在550°C下退火Ih。
全文摘要
本发明公开了一种纳米级超大规模集成电路(ULSI)Cu布线HfSiN扩散阻挡层材料及其制备工艺。本发明的材料是在Si基底上有一层由Hf靶或Si靶或HfSi合金靶溅射沉积的非晶态HfSiN薄膜，且非晶态HfSiN薄膜总厚度≤45nm，其工艺是利用射频磁控溅射工艺在高真空下，N2与Ar混合后，经射频磁控溅射沉积得到HfSiN/Cu/HfSiN/SiO2/Si多层膜。本发明所制备的HfSiN扩散阻挡层材料可有效的阻挡Cu的扩散，并且适用于亚45nm级集成电路Cu布线互连工艺的发展趋势。
文档编号H01L29/02GK101969067SQ20101028566
公开日2011年2月9日 申请日期2010年9月18日 优先权日2010年9月18日
发明者张伟强, 张在玉, 王莉红, 陈秀华, 项金钟 申请人:云南大学