专利名称：测试样片及其使用方法
技术领域：
本发明涉及半导体制造工艺，尤其涉及一种测试样片及其使用方法。
背景技术：
由于集成电路技术的快速发展，缩小器件结构与提高集成度是一个普遍趋势。在制造集成电路的过程中，光刻工艺对于制作器件结构的基本操作特性有决定性的影响。当集成度持续提高时，器件结构的尺寸以及器件结构之间间隔的距离会同步缩短。因此，会导致利用光刻工艺在晶片上形成的器件结构有些偏差。例如，栅极的尾端被回拉(缩短)或栅极的尖角处被圆弧化。当栅极相对较小或集成度相对较高时，上述的偏差对集成电路会有重大的负面影响。对于栅极的上述偏差通常用线路末端缩短(Line End Siortness，LES)来表示。 LES表现为栅极的实际图案和预定(设计)图案之间的差异。下面结合图1来说明LES，图1 为栅极的预定图案与转移至晶片的实际图案的示意图。栅极的预定图案101为矩形，其宽度和长度分别为X和Y。由于刻蚀效应和回拉效应，刻蚀后实际图案102的尺寸缩小并且实际图案102的尖角处被圆弧化，其宽度和长度分别为\和A。LES可以被定义为(Y-Y1) / (X-&)。目前，在实际操作中，通常利用扫描电子显微镜(SEM)来拍摄栅极的实际图案和预定图案的SEM图，然后手动测量长度方向和宽度方向上实际图案与预定图案的尺寸差异， 最后计算得到LES。根据测得的LES可以检验所对应的光刻工艺得到的产品是否合格，或者通过预先测定样片的LES，来调整所对应的光刻工艺的工艺参数。图2为栅极的实际图案的SEM图。如图2所示，201为栅极，202为有源区。在半导体工艺中，LES越小越好。如果LES过大，表明沿长度方向上栅极201尺寸的偏差较大， 即栅极201在长度方向上缩短严重。这样可能会使栅极201不能与有源区202搭接，导致器件中出现泄漏、关键尺寸限制等问题。然而，由于检测噪音的影响，栅极201以及有源区 202的边缘模糊，所呈现出来的边缘线条较宽。在这种情况下，手动测量的结果的误差较大、 可靠性较低。并且，由于SEM是选择视场内的部分区域进行拍摄，因此上述检测方法仅能逐个测量SEM图中的几个或者十几个栅极的LES，效率低。此外，利用SEM测量LES时，需将待测样品从生产线移至SEM中进行检测，因此，该种检测方式不能与生产同步进行，影响生产效率。因此，需要提供一种准确、高效地测定栅极LES的方法，特别是准确、高效地测定以矩阵形式排列的栅极的LES的方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中无法对以矩阵形式排列的栅极的LES进行准确、高效的测定的问题，本发明提出了一种测试样片，所述测试样片包括基片、形成在所述基片上的测试材料层和形成在所述测试材料层上的具有多个测试图案的光刻胶层，其中，所述测试图案均为矩形凸起，且所述测试图案以矩阵形式排列。优选地，所述栅极是通过在前端器件结构上依次形成栅极材料层和具有栅极图案的光刻胶层，并以所述具有栅极图案的光刻胶层为掩膜对所述栅极材料层进行刻蚀而形成的，所述测试图案的长度均与所述栅极图案的长度相同，且所述测试图案的宽度均与所述栅极图案的宽度相同。优选地，所述测试图案之间宽度方向上的距离均与所述栅极图案之间宽度方向上的距离相等，所述测试图案之间长度方向上的距离均与所述栅极图案之间长度方向上的距离相等。 优选地，所述测试材料层与所述栅极材料层的材料相同。优选地，所述测试材料层的材料为多晶硅。优选地，所述测试材料层与所述栅极材料层的厚度相同。优选地，所述测试材料层的厚度为300-1000埃。优选地，所述栅极为静态随机存储器的功能区中的栅极。本发明还提出一种测试样片的使用方法，包括提供上述测试样片，所述测试样片的测试图案的平均宽度为X且平均长度为Y;在相同的工艺条件下，对所述栅极材料层进行刻蚀而形成所述栅极，对所述测试材料层进行刻蚀而形成测试单元；采用光学特征尺寸度量，测量所述测试单元的平均宽度&和平均长度Y1 ；通过以下公式计算并获得所述测试单元的线路末端缩短LES:LES= (Y-Y1)/ (X-X1)；以及以所述测试单元的线路末端缩短来评价所述栅极的线路末端缩短。本发明还提出一种测试样片的使用方法，包括提供上述测试样片，所述测试样片的测试图案的平均宽度为X且平均长度为Y ；以所述具有多个测试图案的光刻胶层为掩膜， 对所述测试材料层进行刻蚀，以形成测试单元；采用光学特征尺寸度量，测量所述测试单元的平均宽度X1和平均长度Y1 ；以及通过以下公式计算并获得所述测试单元的线路末端缩短 LES LES= (Y-Y1) / (X-X》。使用根据本发明的测试样片，并结合OCD测量技术能够快速、准确地测量以矩阵形式排列的栅极的线路末端缩短。由于OCD可以自动测量待测样品上某一区域的器件结构的尺寸的平均值，因此不但提高了测量结果的准确度，还缩短了测量周期。此外，根据本发明的测量方法可以实现在线测量，因此具有较高的效率。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1为栅极的预定图案与转移至晶片的实际图案的示意图； 图2为栅极的实际图案的SEM图3A和图:3B分别为根据本发明一个实施方式的测试样片的剖视图和顶视图； 图4为根据本发明一个实施方式的使用方法流程图；图5为根据本发明的测试材料层刻蚀后的测试单元的SEM图； 图6为根据本发明另一个实施方式的使用方法流程图。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其它的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本发明，将在下列的描述中提出详细的结构和步骤，以便说明本发明的测试样片及其使用方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其它实施方式。图3A和图:3B分别示出了根据本发明一个实施方式的测试样片的剖视图和顶视图。如图3A所示，测试样片300包括基片301、形成在基片301上的测试材料层302和形成在测试材料层302上的具有多个测试图案的光刻胶层303。基片301可以是由包含半导体元素的硅材料组成，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(S0I)。基片301还可以是由其上形成有其它材料层的包含半导体元素的硅材料组成，其中其它材料层可以是氧化物或者是氮化物等。此外，基片301还可以是由非半导体的材料组成，举例来说，所述非半导体的材料可以是石英(SiO2) 或蓝宝石(Al2O3)等。根据本发明的测试样片主要用于测量以矩阵形式排列的栅极的线路末端缩短。该栅极可以是通过在前端器件结构上依次形成栅极材料层和具有栅极图案的光刻胶层，并以该具有栅极图案的光刻胶层为掩膜对栅极材料层进行刻蚀而形成的。因此，根据本发明一个实施方式，测试材料层302的材料可以与栅极材料层的材料相同，测试材料层302的厚度可以与栅极材料层的厚度相同，以便能准确地测出待形成的栅极的线路末端缩短。举例来说，测试材料层302的材料可以为多晶硅，测试材料层302的厚度可以为300-1000埃。具有多个测试图案310的光刻胶层303可以是通过例如曝光、显影的方法获得的。 如图3A和图;3B所示，测试图案310均为矩形凸起，且测试图案310以矩阵形式排列。应当理解的是，图3A和图;3B中所示的测试图案310的数量仅为示范性的，因此并不构成对本发明的限制。根据本发明一个实施方式，测试图案310的长度均与栅极图案的长度相同，且测试图案310的宽度均与栅极图案的宽度相同。进一步，测试图案310之间宽度方向上的距离均与栅极图案之间宽度方向上的距离相等，测试图案310之间长度方向上的距离均与栅极图案之间长度方向上的距离相等。将测试图案310的尺寸和间距与栅极图案相同，可更准确地测出以矩阵形式排列的栅极的线路末端缩短。由于静态随机存储器(SRAM)的功能区中所形成多个栅极以矩阵形式排列。因此， 根据本发明一个优选实施方式，待形成的栅极为静态随机存储器的功能区中待形成的栅极。使用根据本发明上述实施方式的测试样片能够快速、准确地获得以矩阵形式排列的栅极的LES。优选的是，结合光学特征尺寸(OCD)度量来测量以具有多个测试图案的光刻胶层为掩膜刻蚀测试材料层所形成的测试单元的平均宽度和平均长度。对于多个重复、密集、规则排列的图形，OCD能够快速、准确地测量其各个方向上的尺寸。OCD是一种相对较新的整体测量形式，应用于生产过程中的先进工艺控制(APC)。该技术利用栅格结构形成的衍射光对膜厚、特征尺寸以及剖面结构进行测量。这种测量技术是非破坏性的，不但测量快速、结果准确，而且还能够实现在线测量，因此具有较高的准确度和较高的生产效率。根据本发明的测试样片主要可以用于同步监测以矩阵形式排列的栅极的LES以保证所形成的芯片的可靠性，以及在量产前用于模拟以矩阵形式排列的栅极的LES以调试光刻工艺的工艺参数。下面将详细介绍根据本发明的测试样片的使用方法。根据本发明的一个实施方式，测试样片用于同步监测以矩阵形式排列的栅极的 LES，其中，该栅极可以是通过在前端器件结构上依次形成栅极材料层和具有栅极图案的光刻胶层，并以该具有栅极图案的光刻胶层为掩膜对栅极材料层进行刻蚀而形成的。图4为根据本发明一个实施方式的使用方法流程图。执行步骤401，提供测试样片，该测试样片上的测试图案的平均宽度为X且平均长度为Y。根据本发明一个优选实施方式，测试样片上测试材料层的厚度和材料与栅极材料层相同。测试图案的长度均与栅极图案的长度相同，且测试图案的宽度均与栅极图案的宽度相同。进一步，测试图案之间宽度方向上的距离均与栅极图案之间宽度方向上的距离相等， 测试图案之间长度方向上的距离均与栅极图案之间长度方向上的距离相等。执行步骤402，在相同的工艺条件下，对栅极材料层进行刻蚀而形成栅极，对测试材料层进行刻蚀而形成测试单元(如图5中所示的500)。所述相同的工艺条件可以通过以下方式来满足将测试样片和前端器件结构放入相同的刻蚀腔室进行刻蚀，或者使对栅极材料层的刻蚀和对测试材料层的刻蚀具有相同的工艺参数。在相同的工艺条件下刻蚀可以避免由于刻蚀工艺本身的差异而造成测试单元的LES和栅极的LES的不同，从而确保测试单元的LES能准确地反映栅极的LES。执行步骤403，采用光学特征尺寸度量，测量测试单元的平均宽度&和平均长度 Y1O对于测量尺寸的常用方法，例如扫描电镜(SEM)、透射电镜(TEM)，是将待测样品放入电镜的真空检测腔内进行测量，因此需将待测样品从生产线转移至真空检测腔，此外，由于真空检测腔尺寸的限制和检测技术本身的限制，还需采用切割等破坏性方式对待测样品进行调整。而OCD这种测量技术是非破坏性的，并且可以无需将待测样品从生产线移除，能够实现在线检测待测样品上器件结构的尺寸，因此具有较高的效率。此外，OCD可以自动测量待测样品上某一区域的器件结构的尺寸的平均值，因此其测量结果能准确地反映该区域的整体状态。执行步骤404，通过以下公式计算并获得测试单元的线路末端缩短 LES= (Y-Y1)/ (X-X1)0执行步骤405，以测试单元的线路末端缩短来评价栅极的线路末端缩短。通过上述步骤得到的测试单元的线路末端缩短与栅极的线路末端缩短基本相同，因此可以以测试单元的线路末端缩短来评价以矩阵形式排列的栅极的线路末端缩短。根据本发明的另一个实施方式，测试样片用于在量产前模拟以矩阵形式排列的栅极的LES，其中，该栅极将通过在前端器件结构上依次形成栅极材料层和具有栅极图案的光刻胶层，并以该具有栅极图案的光刻胶层为掩膜对栅极材料层进行刻蚀来形成。图6为根据本发明另一个实施方式的使用方法流程图。执行步骤601，提供测试样片，该测试样片的测试图案的平均宽度为X且平均长度为Y。根据本发明一个优选实施方式，测试样片上测试材料层的厚度和材料与栅极材料层相同。测试图案的长度均与栅极图案的长度相同，且测试图案的宽度均与栅极图案的宽度相同。进一步，测试图案之间宽度方向上的距离均与栅极图案之间宽度方向上的距离相等，测试图案之间长度方向上的距离均与栅极图案之间长度方向上的距离相等。执行步骤602，以所述具有多个测试图案的光刻胶层为掩膜，对测试材料层进行刻蚀，以形成测试单元。采用预定工艺参数对测试材料层进行刻蚀，所述预定工艺参数为预计刻蚀形成以矩阵形式排列的栅极所采用的工艺参数。执行步骤603，采用光学特征尺寸度量，测量测试单元的平均宽度&和平均长度 Y1O执行步骤604，通过以下公式计算并获得测试单元的LES LES= (Y-Y1)/ (X-X1)0根据上述计算得到的测试单元的LES来调整用于形成以矩阵形式排列的栅极的
工艺参数。使用根据本发明的测试样片，并结合OCD测量技术能够快速、准确地测量以矩阵形式排列的栅极的线路末端缩短。由于OCD可以自动测量待测样品上某一区域的器件结构的尺寸的平均值，因此不但提高了测量结果的准确度，还缩短了测量周期。此外，根据本发明的测量方法可以实现在线测量，因此具有较高的效率。此外，因此测量结果准确。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
权利要求
1.一种测试样片，用于测量以矩阵形式排列的栅极的线路末端缩短，其特征在于，所述测试样片包括基片、形成在所述基片上的测试材料层和形成在所述测试材料层上的具有多个测试图案的光刻胶层，其中，所述测试图案均为矩形凸起，且所述测试图案以矩阵形式排列。
2.如权利要求1所述的测试样片，其特征在于，所述栅极是通过在前端器件结构上依次形成栅极材料层和具有栅极图案的光刻胶层，并以所述具有栅极图案的光刻胶层为掩膜对所述栅极材料层进行刻蚀而形成的，所述测试图案的长度均与所述栅极图案的长度相同，且所述测试图案的宽度均与所述栅极图案的宽度相同。
3.如权利要求2所述的测试样片，其特征在于，所述测试图案之间宽度方向上的距离均与所述栅极图案之间宽度方向上的距离相等，所述测试图案之间长度方向上的距离均与所述栅极图案之间长度方向上的距离相等。
4.如权利要求2所述的测试样片，其特征在于，所述测试材料层与所述栅极材料层的材料相同。
5.如权利要求4所述的测试样片，其特征在于，所述测试材料层的材料为多晶硅。
6.如权利要求2所述的测试样片，其特征在于，所述测试材料层与所述栅极材料层的厚度相同。
7.如权利要求6所述的测试样片，其特征在于，所述测试材料层的厚度为300-1000埃。
8.如权利要求1-7中任一项所述的测试样片，所述栅极为静态随机存储器的功能区中的栅极。
9.权利要求2-7中任一项所述的测试样片的使用方法，包括提供权利要求2-7中任一项所述的测试样片，所述测试样片的测试图案的平均宽度为 X且平均长度为Y ；在相同的工艺条件下，对所述栅极材料层进行刻蚀而形成所述栅极，对所述测试材料层进行刻蚀而形成测试单元；采用光学特征尺寸度量，测量所述测试单元的平均宽度&和平均长度Y1 ；通过以下公式计算并获得所述测试单元的线路末端缩短LES LES= (Y-Y1)/ (XI1)；以及以所述测试单元的线路末端缩短来评价所述栅极的线路末端缩短。
10.权利要求1-7中任一项所述的测试样片的使用方法，包括提供权利要求1-7中任一项所述的测试样片，所述测试样片的测试图案的平均宽度为 X且平均长度为Y ；以所述具有多个测试图案的光刻胶层为掩膜，对所述测试材料层进行刻蚀，以形成测试单元；采用光学特征尺寸度量，测量所述测试单元的平均宽度&和平均长度Y1 ；以及通过以下公式计算并获得所述测试单元的线路末端缩短LES LES= (Y-Y1)/ (X-X1)0
全文摘要
本发明公开了一种测试样片，用于测量以矩阵形式排列的栅极的线路末端缩短，该测试样片包括基片、形成在基片上的测试材料层和形成在测试材料层上的具有多个测试图案的光刻胶层，其中，测试图案均为矩形凸起，且测试图案以矩阵形式排列。使用根据本发明的测试样片，并结合OCD测量技术能够快速、准确地测量以矩阵形式排列的栅极的线路末端缩短。
文档编号H01L21/66GK102456591SQ20101050982
公开日2012年5月16日 申请日期2010年10月18日 优先权日2010年10月18日
发明者张海洋, 杜珊珊, 黄怡 申请人:中芯国际集成电路制造(上海)有限公司