专利名称：一种非挥发性存储器及其制造方法
技术领域：
本发明涉及一种非挥发性存储器及其制造方法，具体涉及一种使用带浮栅的碰撞 电离型MOSFET来作为基本结构的非挥发性存储器及其制造方法，属于50纳米以下的非挥 发性存储器技术领域。
背景技术：
存储器大致可分为两类挥发性存储器和非挥发性存储器。挥发性存储器在系统 关闭时立即失去存储在内的信息，它需要持续的电源供应以维持数据。大部分的随机存储 器(RAM)都属于挥发性存储器。非挥发性存储器在系统关闭或者无电源供应时仍能继续保 持数据信息。非挥发性存储器又可分为两类，电荷阱型存储器和浮栅型存储器。在浮栅型 存储器中，电荷被存储在浮栅中，它们在无电源供应的情况下仍然可以保持。储存在浮栅中 的电荷数量可以影响器件的阈值电压，由此区分期间状态的逻辑值1或0。
所有的浮栅型存储器都具有类似的原始单元架构，如图1所示，它们都具有层叠 的栅极结构，该层叠的栅极结构设置于衬底101之上，依序由隧穿氧化层104、浮栅105、介 质层106和控制栅极107所堆栈形成。并且，在栅极结构两侧的衬底101中，设置有源区 102和漏区103。
自从1967年贝尔实验室的D. Kahng和S. M. Sze提出浮栅结构的非挥发性存储器 后，基于栅堆叠的MOSFET结构的浮栅型非挥发性存储器就以其在容量、成本和功耗上的优 势成为半导体存储器市场上的主流器件。但是，传统MOSFET的最小亚阈值摆幅(SS)被限 制在60mv/dec，这限制了浮栅型存储器的工作速度，而且，随着半导体芯片集成度的不断增 加，MOSFET的沟道长度也在不断的缩短，当MOSFET的沟道长度变得非常短时，其源、漏极间 的漏电流随沟道长度的缩小也迅速上升。发明内容
本发明的目的在于提出一种新型的浮栅型非挥发性存储器及其制备方法，以克服 短沟道效应，并且提高亚阈值特性。
本发明提出的非挥发性存储器，使用带浮栅的碰撞电离型MOSFET作为基本结构， 具体包括一个半导体衬底；在所述半导体衬底内形成的电流沟道区域；在所述半导体衬底内所述电流沟道区域的一侧形成的具有第一种掺杂类型的漏区； 在所述半导体衬底内所述电流沟道区域的非漏区侧形成的具有第二种掺杂类型的源区；在所述电流沟道区域与所述源区之间形成的用于产生电离碰撞的碰撞电离区域； 覆盖所述电流沟道区域形成的第一层栅介质层；在所述第一层栅介质层之上形成的作为电荷存储节点的具有导电性的浮栅区；4覆盖所述浮栅区形成的第二层栅介质层； 在所述第二层栅介质层之上形成的控制栅极。
进一步地，所述的半导体衬底为单晶硅或者为绝缘体上的硅(S0I)。所述的第一 层、第二层栅介质层由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料而形成。所 述的浮栅区由掺杂的多晶硅、钨、氮化钛或者合金材料所形成。
更进一步地，所述的第一种掺杂类型为η型，所述的第二种掺杂类型为P型；或者， 所述的第一种掺杂类型为P型，所述的第二种掺杂类型为η型。
同时，本发明还提出了上述非挥发性存储器的制造方法，包括 提供一个半导体衬底；形成第一层光刻胶；掩膜、曝光、刻蚀形成漏区需掺杂的图形；离子注入形成第一种掺杂类型的漏区；剥除第一层光刻胶；形成第一层绝缘薄膜；形成第一层导电薄膜；形成第二层光刻胶；掩膜、曝光、刻蚀形成器件的浮栅；剥除第二层光刻胶；形成第二层绝缘薄膜；形成第二层导电薄膜；形成第三层光刻胶；掩膜、曝光、刻蚀形成器件的控制栅极；剥除第三层光刻胶；形成第四层光刻胶；掩膜、曝光、刻蚀形成源区需掺杂的图形； 离子注入形成第二种掺杂类型的源区； 剥除第四层光刻胶； 形成第三层绝缘薄膜； 形成第五层光刻胶； 掩膜、曝光、刻蚀形成接触孔； 剥除第五层光刻胶； 形成金属接触。
进一步地，所述的第一层、第二层绝缘薄膜为二氧化硅、氮化硅、氮氧化硅或者高 介电常数的绝缘材料。所述的第三层绝缘薄膜为二氧化硅或者为氮化硅。所述的第一层导 电薄膜为掺杂的多晶硅、钨、氮化钛或者合金材料。所述的第二层导电薄膜为金属、合金或 者为掺杂的多晶硅。
本发明所提出的非挥发性存储器使用带浮栅的碰撞电离型MOSFET来作为基本结 构，能够克服短沟道效应，并且在抑制亚阈值摆幅的同时提高驱动电流。本发明所提出的非 挥发性存储器非常适用于集成电路芯片的制造，特别是低功耗芯片的制造。
图1为一种现有技术的一种浮栅型非挥发性存储器的截面图。
图2为本发明所提出的非挥发性存储器的一个实施例的截面图。
图3至图9为本发明所提出的非挥发性存储器的一个实施例的制备工艺流程图。
具体实施方式
下面结合附图与具体实施方式
对本发明作进一步详细的说明，在图中，为了方便 说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全 准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位 置，特别是组成结构之间的上下和相邻关系。
参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅 限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得 到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是 示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬 底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。
图2为本发明所提出的使用带浮栅的碰撞电离型MOSFET来作为基本结构的非挥 发性存储器的一个实施例，它是沿该器件电流沟道长度方向的截面图。如图2所示，层叠的 栅极形成于衬底200之上，依序包括隧穿介质层204、浮栅205、介质层206和控制栅极207。 在栅极结构两侧的衬底200中，设置有漏区201和源区202。绝缘层208是该器件的钝化 层，它们将所述器件与其它器件隔开，并保护所述器件不受外界环境的影响。金属层209、 210和211分别为该器件的漏极电极、栅极电极和源极电极。
在写入数据前，浮栅205是不带电的。对漏极和栅极施加合适的偏置电压时，靠近 栅极下方的衬底表面会积累少数载流子(电子或空穴)而形成反型层203，从而形成电流沟 道。同时，在电流沟道与源区202之间的衬底部分(碰撞电离区域202，其长度比如为40纳 米)中产生高电场，从而产生雪崩电流，电子被注入到浮栅205中，影响器件的阈值电压，由 此区分期间状态的逻辑值1或0。
本发明所公开的使用带浮栅的碰撞电离型MOSFET来作为基本结构的非挥发性存 储器可以通过很多方法制造，以下所述的是制造如图2所示的非挥发性存储器的一个实施 例工艺流程。
首先，在轻掺杂ρ型的半导体衬底300上淀积一层光刻胶330，然后掩膜、曝光、刻 蚀形成漏区需掺杂的图形，接着通过离子注入形成器件的η型漏区303，如图3所示。
剥除光刻胶330后，在衬底300的表面氧化生长一层二氧化硅薄膜301，二氧化硅 薄膜301的厚度比如为10纳米，然后淀积一层重掺杂η型杂质离子的多晶硅薄膜302，如图 4所示。接下来，淀积一层光刻胶，然后掩膜、曝光、刻蚀多晶硅薄膜302形成器件的浮栅，剥 除光刻胶后如图5所示。
接下来，淀积一层绝缘薄膜304，比如为二氧化硅，厚度为10纳米。继续淀积一层 导电薄膜305，比如重掺杂η型的多晶硅，如图6所示。接着淀积一层光刻胶，并掩膜、曝光、 刻蚀多晶硅薄膜305形成器件的控制栅极，然后剥除光刻胶，如图7所示。
接下来，淀积一层新的光刻胶，然后掩膜、曝光、刻蚀形成源区需掺杂的图形，并通 过离子注入工艺形成器件的P型源区306，剥除光刻胶后如图8所示。
最后，淀积形成绝缘薄膜307，可以为氧化硅或者为氮化硅，并淀积一层光刻胶，然 后掩膜、曝光、刻蚀形成通孔结构。剥除剩余的光刻胶后，淀积一层金属308，金属308比如 为铝或钨，然后刻蚀形成金属接触，如图9所示。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的 实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体 实例。
权利要求
1.一种非挥发性存储器，其特征在于包括 一个半导体衬底；在所述半导体衬底内形成的电流沟道区域；在所述半导体衬底内所述电流沟道区域的一侧形成的具有第一种掺杂类型的漏区； 在所述半导体衬底内所述电流沟道区域的非漏区侧形成的具有第二种掺杂类型的源区；在所述电流沟道区域与所述源区之间形成的用于产生电离碰撞的碰撞电离区域； 覆盖所述电流沟道区域形成的第一层栅介质层；在所述第一层栅介质层之上形成的作为电荷存储节点的具有导电性的浮栅区； 覆盖所述浮栅区形成的第二层栅介质层； 在所述第二层栅介质层之上形成的控制栅极。
2.根据权利要求1所述的非挥发性存储器，其特征在于，所述的半导体衬底为单晶硅 或者为绝缘体上的硅。
3.根据权利要求1所述的非挥发性存储器，其特征在于，所述的第一层、第二层栅介质 层材料为二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料。
4.根据权利要求1所述的非挥发性存储器，其特征在于，所述的浮栅区由掺杂的多晶 硅、钨、氮化钛或者合金材料所形成。
5.根据权利要求1所述的非挥发性存储器，其特征在于，所述的第一种掺杂类型为η 型，所述的第二种掺杂类型为P型；或者所述的第一种掺杂类型为P型，所述的第二种掺杂 类型为η型。
6.一种如权利要求1所述的非挥发性存储器的制造方法，其特征在于具体步骤包括 提供一个半导体衬底；形成第一层光刻胶；掩膜、曝光、刻蚀形成漏区需掺杂的图形；离子注入形成第一种掺杂类型的漏区；剥除第一层光刻胶；形成第一层绝缘薄膜；形成第一层导电薄膜；刻蚀第一层导电薄膜形成器件的浮栅；形成第二层绝缘薄膜；形成第二层导电薄膜；刻蚀第二层导电薄膜形成器件的控制栅极；形成第二层光刻胶；掩膜、曝光、刻蚀形成源区需掺杂的图形； 离子注入形成第二种掺杂类型的源区； 剥除第二层光刻胶； 形成第三层绝缘薄膜； 刻蚀第三层绝缘薄膜形成接触孔； 形成金属接触。
7.根据权利要求6所述的非挥发性存储器的制造方法，其特征在于，所述的第一层、第 二层绝缘薄膜材料为二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料。
8.根据权利要求6所述的非挥发性存储器的制造方法，其特征在于，所述的第一层导 电薄膜为掺杂的多晶硅、钨、氮化钛或者合金材料。
9.根据权利要求6所述的非挥发性存储器的制造方法，其特征在于，所述的第二层导 电薄膜为金属、合金，或者为掺杂的多晶硅；所述的第三层绝缘薄膜为二氧化硅或者为氮化 娃。
10.根据权利要求6所述的非挥发性存储器的制造方法，其特征在于，所述的第一种掺 杂类型为η型，所述的第二种掺杂类型为ρ型；或者所述的第一种掺杂类型为ρ型，所述的 第二种掺杂类型为η型。
全文摘要
本发明属于50纳米以下的非挥发性存储器技术领域，具体为一种非挥发性存储器及其制造方法。本发明的非挥发性存储器使用带浮栅的碰撞电离型MOSFET作为基本结构。本发明所提出的非挥发性存储器能够克服短沟道效应，并且在抑制亚阈值摆幅的同时提高驱动电流。本发明还提出了所述非挥发性存储器的制造方法。本发明所提出的非挥发性存储器非常适用于集成电路芯片的制造，特别是低功耗芯片的制造。
文档编号H01L29/788GK102034874SQ201010540309
公开日2011年4月27日 申请日期2010年11月11日 优先权日2010年11月11日
发明者张卫, 林曦, 王鹏飞 申请人:复旦大学