专利名称：三维集成电路结构的制作方法
技术领域：
本发明一般是有关于一种三维(3D)集成电路(IC)结构，且特别是有关于一种具有改进的电源与热管理的三维IC结构。
背景技术：
就发明人的知识而言，针对已知的二维OD) ICs，三维ICs是用以克服内连线尺度阻碍并改进性能的可能方法。在三维ICs中，多个晶粒(Dies)是使用垂直穿透硅介层窗(Through Silicon Vias ；TSVs)而堆叠在一起，而在TSVs中，较长的线连接与内晶粒 (Inter-Die)输入/输出(I/O)接垫(Pads)被消除，故导致整体性能的改进，其中包含更快速以及更具备电源效率的横跨多层硅层的内晶粒传递。图1是当前的三维IC结构10的剖面图，其中三维IC结构10具有位于基材20之上且以一者设置于另一者的顶面方式堆叠的晶粒A、B、C、及D，晶粒A、B及C中的每一者均具有一个或多个做为内晶粒传递之用的TSVs 40。图2是图1的三维IC结构10的俯视图。与三维IC技术有关的挑战有电源与热管理。当多个晶粒堆叠在一起时，总电源是个别晶粒(individual dies)的总合。堆叠的晶粒与TSV电阻是以串联方式加入于电源布线(Power Routing)中。上述方式导致高电流(I)与电阻(R)，进而引起显著的顶位降 (Drop)(亦即电压降)。为了解决上述顶位降问题，需要密集的(Dense)电源网络并保留额外的底部晶粒面积做为内晶粒电源供应之用，但额外的底部晶粒面积占据大量的布线资源并引起布线拥塞(Congestion)，进而导致大的晶粒面积。当堆叠的晶粒数量增加时，上述面积的坏处则大幅地增加。此外，当多个晶粒堆叠在一起时，困在晶粒界面间的热很难透过介电层而消散。增加的温度导致性能的下降以及可靠度问题。接着可能需要昂贵的冷却系统[例如散热通道 (Thermal Vias)与液体微通道(Liquid Micorchannels)]来做适当的散热。
发明内容
本发明的目的在于，提供一种三维(3D)集成电路(IC)结构，通过使用外围TSV结构于三维IC架构中，来解决三维IC电源与热管理的问题。根据本发明的一实施例，提供一种三维IC结构。此三维IC结构包含至少一第一晶粒与一第二晶粒以及一个或多个第一外围TSV结构。第一晶粒与第二晶粒均具有至少一电源TSV以及一信号TSV，其中第一晶粒的电源TSV以及信号TSV，分别连接至第二晶粒的电源TSV以及信号TSV。而第一外围TSV结构则邻近地设置在第一晶粒及/或第二晶粒的一个或多个侧边。根据本发明的另一实施例，提供一种三维IC结构。此三维IC结构包含第一晶粒、 第二晶粒及第三晶粒，其中上述三晶粒中每一晶粒均具有至少一电源TSV以及一信号TSV， 且每一晶粒均由多个外围TSV结构所环绕。根据本发明的另一实施例，提供一种三维IC结构。此三维IC结构包含第一晶粒、一个或多个外围TSV结构、第二晶粒、第三晶粒以及中介层。上述第一晶粒具有至少一电源 TSV以及一信号TSV，外围TSV结构则邻近地设置在第一晶粒的一个或多个侧边。而上述第三晶粒亦具有至少一电源TSV以及一信号TSV。至于中介层则设置在第二晶粒与第三晶粒之间。本发明的优点为，透过使用外围TSV结构于三维IC架构中，可缩小主动晶粒面积以减少成本并改善产量。此外，穿透三维IC的关键电性路径可大幅地缩短，进而导致较快的操作。再者，本发明改善了三维ICS的散热，进而避免了如散热通道与液体微通道的昂贵的冷却方法，可节省制造的成本。另外，策略性地设置外围TSV结构能够协助建立从晶粒之核心(Core)至散热装置(Heat Sink)的热路径(Thermal I^ath)，且当外围TSV结构使用于非电性的能力中的时候，可提供导热的功能并缓和三维ICs中的热点(Hot Spot)，避免性能的下降以及可靠度问题。
从以上的详细说明、以下的权利要求、以及相应的附图，将可更明白本发明的特征、观点与优点。相关附图内容说明如下。
图1是当前的三维IC结构的剖面图； 图2是图1的三维IC结构的俯视图； 图3是描绘根据本发明的一实施例的三维IC结构的剖面图； 图4是图3的三维IC结构由底部向上的视图； 图5是绘示根据本发明的另一实施例的三维IC结构的剖面图； 图6是绘示根据本发明的再一实施例的三维IC结构的剖面图。主要组件符号说明
20 基材
100 三维IC结构 120 =TSVs 140 =TSV 结构 150 凸块 500 三维IC结构 A 晶粒
10 三维IC结构 40 =TSVs 110 基材 130 凸块 145 =TSVs 160 中介层 600 三维IC结构 B 晶粒 D 晶粒 F 第二晶粒 H:第四晶粒 J:晶粒
粒粒晶晶粒一三粒粒晶第第晶晶
具体实施例方式
在以下的描述中，描述了众多特定的细节以对本发明的实施例提供详细的理解。 然而，此技术领域中具有通常技艺者将可体认到，本发明的实施例将可在不具备上述特定
5的细节的状况下加以实行。在特定的实例中，已知的结构与程序并未加以详细的描述，借以避免对本发明的实施例造成无谓的模糊。在整份说明书中，参照“一实施例”是指所描述与上述实施例相关的特定特征、结构或特性是包含在本发明的至少一实施例中。因此，在整份说明书的各个地方所出现的“在一实施例中”的用词，并不需要完全参照相同的实施例。此外，特定特征、结构或特性可以任何适当方式结合在一个或多个实施例中。应该理解的是，以下的附图并未依比例绘示，这些附图仅欲做为说明之用。请参照图3，其是描绘根据本发明的一实施例的三维IC结构100的剖面图。图 3的三维IC结构100由底部向上的视图描绘于图4中。三维IC结构100包含基材110、 第一晶粒E、第二晶粒F、第三晶粒G、第四晶粒H、多个外围TSV结构140、以及中介层 (Interposers) 160o虽说其它半导体基材[例如硅锗(Silicon-Germanium)基材、III-V 族化合物基材、或绝缘层上覆硅(Silicon On hsulator ;S0I)基材]可使用于各种实施例中，然而基材110可包含有硅基材。第一晶粒E、第二晶粒F、第三晶粒G以及第四晶粒H 可包含硅或其它半导体材料。例如，第一晶粒E、第二晶粒F、第三晶粒G以及第四晶粒H可包含一层或多层传导层。例如，可形成多层金属化层(未绘示)于第一晶粒E、第二晶粒F、 第三晶粒G以及第四晶粒H中，且第一晶粒E、第二晶粒F、第三晶粒G以及第四晶粒H可包含如内金属介电(Inter-Metal Dielectric ；IMD)层(未绘示)的多个其它层。第一晶粒E、第二晶粒F、第三晶粒G以及第四晶粒H亦可包含其它主动组件或电路[例如晶体管 (Transistors)、电容(Capacitors)或其它类似组件]。形成上述组件的细节已为半导体组件制造领域所熟知，故不再于此重复。第一晶粒E、第二晶粒F、第三晶粒G以及第四晶粒 H可包含内存晶粒、电源组件晶粒、特殊应用集成电路(Application Specific Integrated Circuit ；ASIC)晶粒、处理器(Processor)晶粒或其它功能性组件的晶粒的其中一者。根据特定的实施例，三维IC结构100包含有额外的晶粒(亦未绘示)。以垂直TSVs 120来促进内晶粒传递。TSVs 120完全穿透上述的晶粒，并传递电源及/或信号至任何或所有的晶粒。根据一实施例，一晶粒连接至另一晶粒，而上述的二晶粒均具有传递电源的TSV (亦称之为电源TSV)以及另一传递信号的TSV (亦称的为信号TSV)， 其中以上所述晶粒传递电源的TSV与另一传递信号的TSV是分别连接至上述另一晶粒传递电源的TSV与传递信号的TSV。任何的或全部的第一晶粒E、第二晶粒F、第三晶粒G以及第四晶粒H可包含TSVs 120。例如，在一实施例中，第一晶粒E、第二晶粒F及第三晶粒G可包含TSVs 120。在另一实施例中，第一晶粒E、第二晶粒F、第三晶粒G以及第四晶粒H包含TSVs 120。可根据设计的电性或机械上的要求，来提供任何数量的TSVs 120。位于接垫 (未绘示)上的凸块(Bumps) 130提供晶粒间的电性传递。为了解决三维IC电源与热管理的问题，根据本发明的一观点的方法是在上述三维IC中实施多个外围TSV结构。通过将晶粒与晶粒中的内晶粒的信号及/或电源连接去耦合，并取代地将晶粒与内晶粒结合在外围TSV结构中，外围TSV结构可直接提供电源及/ 或信号至个别的堆叠晶粒(individual stacked dies)。此一方法的优点在于，主动晶粒面积会缩小以减少成本并改善产量。此外，上述的安排通过减少增加的电源密度，来解决以上所提及的三维IC的顶位降的问题，其中增加的电源密度可产生自将晶粒的核心堆叠至晶粒的另一核心上。再者，上述方法改善了三维ICs的散热，且消除了如散热通道与液体微通道的昂贵的冷却方法。此外，策略性地设置外围TSV结构能够协助建立从晶粒的核心至散热装置的热路径。请继续参照图3，三维IC结构100具有多个外围TSV结构140。一个或多个外围 TSV结构140是形成或设置在邻近于任何的或全部的第一晶粒E、第二晶粒F、第三晶粒G或第四晶粒H的一个或多个侧边。根据图3所描绘的实施例，三维IC结构100具有设置在第一晶粒E的侧边的三个TSV结构140、设置在第二晶粒F的侧边的二个TSV结构140、以及设置在三晶粒G的侧边的一个TSV结构140，而第四晶粒H的任一侧边均未设置TSV结构 140。在特定的实施例中，任何数量的TSV结构140可设置在任何的或全部的第一晶粒E、 第二晶粒F、第三晶粒G或第四晶粒H的一侧边、二侧边、三侧边、任何数量的侧边或所有的侧边。在特定的实施例中，可形成任何数量的外围TSV结构140，以环绕任何的或全部的第一晶粒E、第二晶粒F、第三晶粒G或第四晶粒H。图3的三维IC结构100显示最大的主动 (active)第四晶粒H是设置在三维IC结构100的顶部，其中第四晶粒H具有高散热能力。 此安排不仅提供较多的空间以容设外围TSV结构140，且亦可提供较大面积与较短的传导路径。图5是绘示根据本发明的另一实施例的三维IC结构的剖面图。三维IC结构500 包含基材110、第一晶粒E、第二晶粒F、第三晶粒G、第四晶粒H、多个外围TSV结构140、以及中介层160。三维IC结构500描绘出设置在第一晶粒E、第二晶粒F、第三晶粒G、以及第四晶粒H的侧边的一个或多个外围TSV结构140。图6是绘示根据本发明的再一实施例的三维IC结构的剖面图。三维IC结构600包含晶粒I、J及K。在此一实施例中，一个或多个外围TSV结构140设置在晶粒I与J的侧边。从上述的实施例与其它的实施例，熟悉此技艺者可以理解的是，可被置放或设置在邻近于任何的或所有的晶粒的任一或多个侧边的外围TSV结构140的数量，是由设计所指定，因此，本发明的范围并未限制在任何的配置中。 可提供任何数量的TSV结构140于三维IC结构100、500与600中，其中是透过设计以电子式或机械式的方式来指定任何数量的TSV结构140。亦可理解的是，一个或多个TSV结构 140可在尺寸、形状以及材料上做改变，借以符合特定设计的需求。请再参照图3，可通过位于对应的TSV结构140中的垂直TSVs 145，来促进介于第一晶粒E、第二晶粒F、第三晶粒G以及第四晶粒H之间的内晶粒传递。TSVs 145完全穿透对应的TSV结构140，并传递电源及/或信号至任何或所有的第一晶粒E、第二晶粒F、第三晶粒G或第四晶粒H。位于接垫(未绘示)上的凸块150提供晶粒间的电性传递。使用低阶制造技术形成外围TSV结构140，以做为个别的建构基础(Building Blocks)。在不修改主动晶粒的状况下，可增加外围TSV结构140的数量来改善顶位降及散热能力。在形成TSV 145的例示性实施例中，图案化外围TSV结构140，且接着使用如反应性离子等离子(Reactive-Ion Plasma)工艺或湿蚀刻进行蚀刻，以在外围TSV结构140中形成开口。接着以传导材料填充上述TSV开口。可通过溅镀(Sputtered)、电镀 (Electro-Plated)或丝网印制(Screen-Printed)将金属[例如铝(Al)或铜(Cu)]、合金以及类似的材料填充至上述开口。上述工艺可选择性地包含，例如溅镀金属(例如铜) 晶种层至上述TSV开口中。接着可例如以铜电镀上述TSV开口。此外，可使用其它的传导材料。紧接着上述传导材料的说明之后，可通过化学机械研磨(Chemical Mechanical Planarization ；CMP)工艺来平坦化上述的TSV结构。在本发明的一例示性实施例中，上述的TSV开口填充有铜，其中铜的热传导性比空气高了好几个数量级(Orders)。铜亦可提供低热阻系数(Thermal Resistivity)路径，以解决散热问题。请再参照图3、5以及6，在任何二晶粒之间形成选择性的中介层160。通过做为 TSV结构140及/或晶粒的水平连接，中介层160强化了分布于晶粒之间的电源及/或信号。在图5中，相同的主动第一晶粒E、第二晶粒F、第三晶粒G以及第四晶粒H是堆叠在一起，欲插入额外的外围TSV结构140是困难的。在此一实例中，采用选择性的中介层160， 以对主动晶粒提供额外的水平布线资源，进而连接外围TSV结构140。选择性的中介层160 亦可被置放在顶端的主动晶粒，借以增加散热面积。中介层160亦可以此设置方式来做为散热装置。从以上的描述可以看出，通过使用外围TSV结构于三维IC架构中，三维ICs可将大量的功能封装至小的占地面积(Footprint)，以提供多方面的优点。缩小主动晶粒面积以减少成本并改善产量。穿透三维IC的关键电性路径可大幅地缩短，导致较快的操作。此外，上述的安排通过减少增加的电源密度，来解决以上所提及的三维IC顶位降的问题，其中增加的电源密度可产生自将晶粒的核心堆叠至晶粒的另一核心上。再者，上述方法改善了三维ICs的散热，且避免了如散热通道与液体微通道的昂贵的冷却方法。此外，策略性地设置外围TSV结构能够协助建立从晶粒的核心至散热装置的热路径。外围TSV结构亦可使用于非电性的能力中，借以导热并缓和三维ICs中热点。在前述的详细描述中，本发明是参照特定的例示性实施例来加以描述。然而，很显然的，在不脱离本发明的广义的精神和范围内，当可做各种修改、结构、程序、与改变。因此， 本说明书与附图是被视为说明之用，而并非用以限制本发明的范围。可以理解的是，本发明的实施例可使用各种其它的结合与环境，且在如以上所述的本发明的范围内可做改变或修改。
权利要求
1.一种三维集成电路结构，其特征在于，包含至少一第一晶粒与一第二晶粒，其中该第一晶粒与该第二晶粒均具有至少一电源穿透硅介层窗以及一信号穿透硅介层窗，该第一晶粒的该电源穿透硅介层窗以及该信号穿透硅介层窗分别连接至该第二晶粒的该电源穿透硅介层窗以及该信号穿透硅介层窗；一或多个第一外围穿透硅介层窗结构，邻近地设置在该第一晶粒及/或该第二晶粒的一或多个侧边，其中该或该些第一外围穿透硅介层窗结构是设置以环绕该第一晶粒及/或该第二晶粒；以及一中介层，设置在该第一晶粒与该第二晶粒之间。
2.根据权利要求1所述的三维集成电路结构，其特征在于，该或该些第一外围穿透硅介层窗结构提供电源。
3.根据权利要求1所述的三维集成电路结构，其特征在于，该或该些第一外围穿透硅介层窗结构提供信号。
4.根据权利要求1所述的三维集成电路结构，其特征在于，该或该些第一外围穿透硅介层窗结构至少提供电源及信号。
5.根据权利要求1所述的三维集成电路结构，其特征在于，还包含一第三晶粒，其中该第三晶粒具有至少一电源穿透硅介层窗以及一信号穿透硅介层窗，该第三晶粒的该电源穿透硅介层窗以及该信号穿透硅介层窗分别连接至该第一晶粒及/或该第二晶粒的该电源穿透硅介层窗以及该信号穿透硅介层窗。
6.一种三维集成电路结构，其特征在于，包含一第一晶粒，具有至少一电源穿透硅介层窗以及一信号穿透硅介层窗，其中该第一晶粒是由多个外围穿透硅介层窗结构所环绕；一第二晶粒，具有至少一电源穿透硅介层窗以及一信号穿透硅介层窗，其中该第二晶粒是由多个外围穿透硅介层窗结构所环绕；一第三晶粒，具有至少一电源穿透硅介层窗以及一信号穿透硅介层窗，其中该第二晶粒是由多个外围穿透硅介层窗结构所环绕，该些外围穿透硅介层窗结构提供电源或信号； 以及一中介层，设置在该第一晶粒与该第二晶粒之间。
7.根据权利要求6所述的三维集成电路结构，其特征在于，该些外围穿透硅介层窗结构至少提供电源与信号。
8.—种三维集成电路结构，其特征在于，包含一第一晶粒，具有至少一电源穿透硅介层窗以及一信号穿透硅介层窗； 一个或多个外围穿透硅介层窗结构，邻近地设置在该第一晶粒的一个或多个侧边，其中该或该些外围穿透硅介层窗结构是设置以环绕该第一晶粒； 一第二晶粒；一第三晶粒，具有至少一电源穿透硅介层窗以及一信号穿透硅介层窗；以及一中介层，设置在该第二晶粒与该第三晶粒之间。
9.根据权利要求8所述的三维集成电路结构，其特征在于，该或该些外围穿透硅介层窗结构提供电源及/或信号。
10.根据权利要求8所述的三维集成电路结构，其特征在于，该或该些外围穿透硅介层窗结构至少提供电源及信号。
全文摘要
本发明提供一种具有改进的电源与热管理的三维(3D)集成电路(IC)结构。此三维IC结构包含至少一第一与第二晶粒。第一与第二晶粒中的每一晶粒均具有至少一电源穿透硅介层窗(TSV)与一信号TSV。第一晶粒的电源TSV与信号TSV分别连接至第二晶粒的电源TSV与信号TSV。而第一外围TSV结构则邻近地设置在第一晶粒及/或第二晶粒的一个或多个侧边。三维IC结构亦包含一个或多个外围TSV结构，其中外围TSV结构邻近地设置在第一及/或第二晶粒的一个或多个侧边。外围TSV结构至少提供电源及/或信号。
文档编号H01L25/00GK102347316SQ20101057566
公开日2012年2月8日 申请日期2010年11月30日 优先权日2010年7月29日
发明者吴国雄, 罗明健 申请人:台湾积体电路制造股份有限公司