专利名称：芯片测试座定位结构的制作方法
技术领域：
本实用新型是关于一种芯片测试座定位结构，尤指一种只要一组定位装置，即可 固定多种不同尺寸的芯片，但接脚定义及位置相同的待测芯片的定位装置。
背景技术：
随着时代的进步，人类对科技产品的需求已越来越高，在产品保持轻薄短小的原 则下，功能需求却只增不减，在对于功能增强但体积缩小的情形下，电子电路已逐渐走向积 体化，在制作有着强大功能的芯片时，所需的制作成本也随的提高，对于这些昂贵的芯片而 言，品质管制的要求也必须越来越高。在准备出厂的半导体组件中，都一定要经过产品的检测，为了将这些精密的IC组 件做测试，传统方法是将待测芯片焊接于测试电路板上，但若将待测芯片焊于测试电路板 上的后难以取下，易使上述待测芯片变成耗材，产生多余的成本，且待测芯片于焊接时，常 造成接脚折损，亦造成不必要的浪费。于是开发出一种测试座，可将待测芯片置于其上，让测试电路板与其相互连接导 通的装置，此方法可省去将待测芯片焊接于测试电路板上的步骤，节省许多宝贵的时间，同 时也避免将待测芯片焊接于测试电路板上造成毁损产生的损失。请参阅图1，传统测试座设有一内部具有一内凹槽的外框11，并于一端以一枢接 部111枢接于一顶盖12，而外框11的内凹槽中设有一相对配合的内框13以及一位于内框 13底部的导电部14，又内框13内部设有一个或以上供待测芯片15固定的卡槽131，而导电 部14接触于待测芯片15接脚处设有对应的导电接点141，用以将待测芯片15与一位于测 试座底部的测试电路板16导通，此外，上述顶盖12于相对卡槽131位置设有对应数量的抵 压部17。将上述测试座固定于测试电路板16上，再将待测芯片15卡固于卡槽131中，将上 述顶盖12盖下，以抵压部17将待测芯片15压紧，使待测芯片15的锡球透过导电部14的 导电接点141与测试电路板16的接点161相接，以达导通待测芯片15的功效。然而，相同功能及接脚定义的芯片，因不同的厂商或相同厂商，但制程不同其所出 产的芯片尺寸均有所差异，在测试这些不同尺寸芯片时，需选择设有与其尺寸相符的卡槽 131的内框13，而造成成本的增加，再者，在盖体12盖下时，抵压部17于靠近枢接部111 一 端会先抵触待测芯片15，让待测芯片15受力不均，使锡球与导电接点141的接触点产生位 移及磨耗，使得导电部14使用寿命减少，增加耗材的使用量。由此可的，习用的测试座在测试相同功能及接脚定义，但尺寸不同的待测芯片时， 需要与其尺寸相对应的内框，而制作上述内框时，往往需要另外制作，需另花时间，因此产 生不少额外的成本，而在顶盖盖下时，因抵压部随盖体盖下的角度将待测芯片下压，使待测 芯片一端会先与测试电路板接触，形成待测芯片斜向插入，让导电接点与锡球的导接处，产 生歪折与磨损，使导电接点损耗率提高，徒增不必要的浪费，因此，对于所述的缺点，实有改 良进步的空间。发明内容本实用新型的主要目的在于透过在导接结构上设置一具有复数透孔的定位部，将 透孔套接于锡球上，让待测芯片定位于定位部上，并藉由所设置的导电部，将锡球透过导通 件与测试电路板接通，使得本实用新型可随意更换所需测量的待测芯片，并在更换其它有 相同功能及接脚定义，但尺寸不同的待测芯片时，藉由锡球位置均相同的特性，不需更换定 位结构，藉以降低成本。本实用新型的次一目的，在于抵压单元具有一活动枢转结构，于盖体盖下时，使待 测芯片平稳的与定位部连接，减少导电接点折损，提升导电部使用的寿命。为达上述目的，本实用新型设有一底座以及一枢接于上述底座的盖体，上述底座 设有一凹槽，并于上述凹槽中设有一组导接装置，上述盖体底侧设有一个或一个以上的抵 压单元，上述底座与上述盖体于枢接端的相对位置设有一相互对应卡接的卡扣组件，其特 征在于上述导接装置设有一配合各种尺寸待测芯片固定的定位部，并于上述定位部设置 一导通待测芯片与测试电路板的导电部，上述定位部设有复数个对应待测芯片底部锡球位 置的透孔，上述透孔用以套接固定待测芯片的锡球，而上述导电部于对应上述透孔位置设 有一组导通件，用以电性连接上述锡球与测试电路板的接点，其中，上述待测芯片底部的锡 球直接套设于上述透孔卡制固定，再透过上述抵压单元将上述锡球与上述导通件连接更加 完善，让上述待测芯片以电性连接方式与上述测试电路板的接点。于一较佳实施例中，上述导电部设为探针座，而上述探针座的导通件设为一探针 结构。于另一较佳实施例中，上述导电部设为导电橡胶，而上述导电橡胶的导通件是由 复数个导线结构所构成。于又一较佳实施例中，上述导接装置设为矩阵列式导接模块，上述定位结构与上 述导电部设为一体，而上述矩阵列式导接模块的导通件是由复数个导电橡胶所构成的。于一理想实施例中，上述抵压单元于上述盖体底侧设有一个以上的槽孔，并于上 述槽孔内部各自枢设一向下凸出的抵靠部，让上述槽孔后端形成一供上述抵靠部枢转于裕 度空间，形成高低位差。本实用新型的特点在于针对测试电路板的接点位置均一致的特点，利用设于定位 部上的复数个透孔，将待测芯片上的锡球藉由上述透孔定位，并透过所设有的导电部，使锡 球与测试电路板的接点连接，让本实用新型不因待测芯片的大小不同，准备大小与其对应 的定位部以及与其对应连接的组件，以达减少测量组件的目的，此外，并藉由于槽孔中设有 裕度空间的抵压单元，将待测芯片保持水平与上述定位部连接，减少待测芯片以歪斜的角 度卡固至定位部，造成导电件折损的现象。
图1为习用芯片测试座的分解图；图2为本实用新型芯片测试座定位结构于开启状态的立体图；图3为本实用新型第一实施例的导接装置的剖面图；图4为图3导接装置连接待测芯片及测试电路板的剖面图；[0021]图5为本实用新型第二实施例的导接装置的剖面图；图6为图5导接装置连接待测芯片及测试电路板的剖面图；图7为本实用新型第三实施例的导接装置的剖面图；图8为图7导接装置连接待测芯片及测试电路板的剖面图；图9为本实用新型固定至测试电路板上并将待测芯片定位的剖面图；以及图10为本实用新型将待测芯片与测试电路板固定导接的剖面图。主要组件 符号说明
241---------卡接部
接触面
电橡胶
线结构
连接面
连接面
体
压单元
孔
接部
靠部
度空间
球
11
111-
——外框 ------枢接部
12---------顶盖
13---------内框
131---------卡槽
14---------导电部
141---------导电接点
15---------待测芯片
16---------测试电路板
------接点
——抵压部
21---------底座
22---------凹槽
161-
17
试电路板23---------导接装置
测芯片24---------卡扣组件
占
242---------卡扣部
243---------勾体
244---------扣槽
25---------定位部
251---------透孔
26---------导电部
261---------绝缘材质
262---------导通件
27---------探针结构
271---------上连结端
272---------下连结端
28---------导电橡胶
281---------导线结构
282---------上接触面
283-29-
291-
292-
293-
31-
32-
33-
34-
35-
36-
41-
42-
43-
44-
下 导导上 下盖抵 槽枢抵 裕锡测
？寸
接具体实施方式
为便于能更进一步对本实用新型的构造、使用及其特征有更深一层，明确、详实的 认识与了解，举出较佳的实施例，配合图标详细说明如下请参阅第2、3图，本实用新型芯片测试座定位结构设有一底座21以及一枢接于底 座21的盖体31，底座21上设有一凹槽22，并于凹槽22中设有一导接装置23，上述盖体31 于底侧设有一个或一个以上的抵压单元32，上述底座21与上述盖体31设有相互对应卡接 的卡扣组件24。上述卡扣组件24分别于底座21前端设有一卡接部241，以及一于盖体31设有与 卡接部241相互对应卡接的卡扣部242，上述卡扣部242设为一枢接于盖体31的勾体243， 并于与盖体31连接处设有一弹性组件，上述卡接部241设为一配合卡扣部242勾体243的 扣槽244，将上述盖体31盖下后，上述勾体243藉由弹性组件牢抵于扣槽244中，让盖体31 与底座21达到盖合并紧扣的目的。本实用新型的特点在于上述导接装置23设有一定位部25，上述定位部25连接于 一导电部26，并设有复数个透孔251，上述导电部26的主体设为一绝缘材质261，并于对应 透孔251位置处设有一导通件262。请参阅图3，于一较佳实施例中，上述导电部26设为一探针座，上述导通件262设 为一由上述绝缘材质261顶面穿过上述绝缘材质261至底面的探针结构27，上述探针结构 27于顶部设有一上连结端271，与底部设有一下连结端272，上述上连结端271设于上述透 孔251中，上述下连结端272凸设于上述绝缘材质261的底面。请参阅图4，上述实施例中，将待测芯片43置于上述定位部25上，将锡球41置入 上述透孔251中，上述锡球41于透孔251中与上述探针结构27的上连结端271连接，并将 上述探针结构27的下连结端272与上述测试电路板42上的接点44连接，让上述待测芯片 43与上述测试电路板42导通。请参阅第5及6图，于另一较佳实施例中，上述导电部26设为一导电橡胶28，上 述导通件262设为复数个由上述绝缘材质261顶面穿过上述绝缘材质261至底面的导线结 构281，上述导电橡胶28于顶部设有一与锡球41连接的上接触面282，于底部设有一与测 试电路板42连接的下接触面283，上述锡球41藉由上述透孔251，将待测芯片43固定，上 述锡球41与上述上接触面282连接，并将上述下接触面283与上述测试电路板42上的接 点44连接，让将上述待测芯片43与上述测试电路板42透过上述导线结构281导通。请参阅第7及8图，于再一较佳实施例中，上述导接装置23为一矩阵列式导接模 块，上述定位部25与上述导电部26设为一体，上述导通件262设为一由上述绝缘材质261 顶面穿过上述绝缘材质261至底面的导电橡胶29，上述导电橡胶29中设有复数个由上述导 电橡胶29顶面穿过上述导电橡胶29底面的导线结构291，上述导电橡胶29于顶部设有一 上连接面292，于底部设有一下连接面293，上述待测芯片43的锡球41与上述上连接面292 接触，而上述下连接面293与上述测试电路板42的接点44相接，让上述待测芯片43透过 上述设于矩阵式导接模块中的导电橡胶29与上述测试电路板42导通。请参阅图9，上述抵压单元32于上述盖体31底面上设有槽孔33并以一枢接部34 枢接于一抵靠部35，而且上述槽孔33于后段区域设有一供上述抵靠部35枢转的裕度空间 36，让上述槽孔33形成高低位差。[0051]请参阅第9、10图，将本实用新型装设于上述测试电路板42上，并将上述待测芯片 43置于上述定位部25上，将上述盖体31盖下，让上述抵压单元32，将定位于上述定位部25 上的待测芯片43下压，于上述盖体31盖合的前，上述抵靠部35会先抵触至待测芯片43，并 透过上述枢接部34，使上述抵靠部35的后段，陷进上述槽孔33后段的裕度空间36，让将上 述抵靠部35在上述盖体31盖合期间，能够维持水平抵靠上述待测芯片43，让上述待测芯 片43避免因卡固于上述定位部25上时，造成前后高低不同，可使锡球41与导通件262抵 压时，减少导通件262的磨损，上述待测芯片43透过上述锡球41深入于上述透孔251中， 让上述锡球41与上述导通件262稳定导接，让所述的锡球41透过上述导电部26与上述测 试电路板42的接点44相接，达到测试待测芯片43的功效。综上所述，本实用新型芯片测试座定位结构利用待测芯片的锡球位置与接脚定义 均相同的特点，透过在导接装置设置一定位部，将锡球位置固定，让待测芯片定位于定位部 上，并利用导电部将待测芯片与测试电路板导通，使得芯片测试座只需一组定位部，即可与 多种尺寸不同的待测芯片组接，以达减少制作多组定位件的成本的功效。此外，本实用新型透过设于盖体底部的抵压单元，将待测芯片压固于定位部上，同 时藉由槽孔内所设置的裕度空间，让抵靠部抵触待测芯片时，平稳下压，避免让待测芯片以 歪斜角度卡固所造成的导通件磨耗，让导电部使用的寿命大幅提升。以上所述，仅为方便说明提出本实用新型的较佳实施例而已，当不能以此限制本 实用新型实施的范围，即大凡依本实用新型申请专利范围及说明书内容所述，在不离本实 用新型精神范畴，熟悉此一行业技术人员所可作的各种简易变形与修饰，皆仍应含括于本 实用新型申请专利范围内。
权利要求一种芯片测试座定位结构，其特征在于，设有一底座以及一枢接于上述底座的盖体，上述底座设有一凹槽，并于上述凹槽中设有一组导接装置，上述盖体底侧设有一个或一个以上的抵压单元，上述底座与上述盖体于枢接端的相对位置设有一相互对应卡接的卡扣组件，其特征在于上述导接装置设有一配合各种尺寸待测芯片固定的定位部，并于上述定位部设置一导通待测芯片与测试电路板的导电部，上述定位部设有复数个对应待测芯片底部锡球位置的透孔，上述透孔用以套接固定待测芯片的锡球，而上述导电部于对应上述透孔位置设有一组导通件，用以电性连接上述锡球与测试电路板的接点。
2.如权利要求1所述的芯片测试座定位结构，其特征在于，上述导电部设为探针座，而 上述探针座的导通件设为一探针结构。
3.如权利要求1所述的芯片测试座定位结构，其特征在于，上述导电部设为导电橡胶， 而上述导电橡胶的导通件是由复数个导线结构所构成。
4.如权利要求1所述的芯片测试座定位结构，其特征在于，上述导接装置设为矩阵列 式导接模块，上述定位结构与上述导电部设为一体，而上述矩阵列式导接模块的导通件是 由复数个导电橡胶所构成的。
5.如权利要求1所述的芯片测试座定位结构，其特征在于，上述抵压单元于上述盖体 底侧设有一个以上的槽孔，并于上述槽孔内部各自枢设一向下凸出的抵靠部，让上述槽孔 后端形成一供上述抵靠部枢转于裕度空间，形成高低位差。
专利摘要一种芯片测试座定位结构，设有一底座以及一与底座枢接的盖体，底座上设有一凹槽，并于凹槽内设有一组导接装置，而盖体底面设有一抵压单元，其中，导接装置设有一配合待测芯片固定的定位部，并于定位部中设有复数个对应待测芯片底部锡球位置的透孔，透孔用以套接固定待测芯片的锡球，将待测芯片定位于定位部上，定位部下方设有一导通待测芯片与测试电路板的导电部。本实用新型将导接装置的导电部上连设一定位部，并利用定位部上的复数个透孔将待测芯片的锡球套接固定，让芯片测试座只需一组定位部，即可与多种接脚定义及位置相同，但芯片尺寸不同的待测芯片组接。
文档编号H01R33/94GK201616521SQ20102000256
公开日2010年10月27日 申请日期2010年1月22日 优先权日2010年1月22日
发明者梁智铭 申请人:沁业科技有限公司