专利名称：积层式芯片型电感器的制作方法
技术领域：
本实用新型涉及一种积层式芯片(chip)型电感器，特别涉及一种能降低磁性饱 和及可提高耐电流的积层式芯片型电感器。
背景技术：
一般芯片型电感器被分为信号线的电感器及电源线的电感器，用于信号线的电感 器的额定电流相当于几毫安(HiA)到几十毫安(mA)，而用于电源线的电感器在比较下有相 对较高的额定电流，其相当于几百毫安(mA)到几安培(A)。近来，随着电子设备越做越小，用于其中的电子组件也变的越来越小且越轻，但相 对的电子设备中所使用的电源电路对于电子设备整个体积的容量比一直增加，这是因为在 每一个电子电路中所使用的中央处理器(CPU)的超大型集成电路(VLSI)越来越快且高密 集度化，但像是电感器及变压器等这些为电源电路必要电路单元的磁组件却很难越变越 小，所以其容量比会增加。当电感器及变压器等这些磁组件变小，磁性材料的容量也会减少，其磁圈会容易 变的磁性饱合，因此可作为电源装置使用的电流量便会减少。中国台湾第1242782号发明专利揭示一种芯片电源电感器，如图1所示。两磁性 材料区域11及12之间设有一非磁性材料层14，又该磁性材料区域11及12内分别埋设有 多个线圈图样13。通过该非磁性材料区域14将上、下的磁性材料区域11及12区隔成两组 磁力线回路，而可解决传统单一磁性材料区域容易形成磁性饱和的问题。此种电感器10的制造需要将磁性材料及非磁性材料共烧(co-fire或 co-sintering)结合在一起，因此增加工艺的困难度。纵使牺牲磁性材料的特性、线圈数目、 线圈大小与烧成温度，仍不一定能通过共烧得到良率佳的电感本体。
发明内容本实用新型提供一种制造简易的积层式芯片型电感器，以将现有技术的上述缺陷 加以摒除，并提供一种可降低磁性饱和及提高耐电流的积层式芯片型电感器。本实用新型一实施例的积层式芯片型电感器包含一磁性本体、一电感线圈、一非 磁性的绝缘层及两外部电极。该电感线圈设于该磁性本体内部，并电性连接至该两外部电 极。该电感线圈的图型的一部分外露于该磁性本体的至少一表面，且该非磁性的绝缘层覆 盖于该表面。该两外部电极分别设于该磁性本体上。本实用新型一实施例中，另包含一分别覆盖于该两外部电极的焊接层。本实用新型一实施例中，该磁性本体为多个磁性板材烧结而成。 本实用新型一实施例中，该电感线圈的图型设于所述多个磁性板材之间。本实用新型一实施例中，另包含多个导通柱，通过所述多个导通柱串接安排于所 述多个磁性板材之间的该电感线圈的图型。本实用新型一实施例中，该电感线圈具有一输入端及一输出端，且该两外部电极分别电性连接至该输入端及该输出端。本实用新型一实施例中，该外部电极的材料为金、银、钯、钼、钨或铜。本实用新型一实施例中，该非磁性的绝缘层的材料为高分子胶、陶瓷胶或玻璃胶。本实用新型一实施例中，该陶瓷胶或该玻璃胶的烧成温度为低于该磁性本体的烧成温度。本实用新型一实施例中，该磁性本体为一六面体，该电感线圈的图型与该磁性本 体的多个表面相切齐。本实用新型通过让磁力线直接通过磁性本体的外部无磁性材料区域，而能使电感 器不易磁饱和及提高饱和磁通量。该无磁性材料区域不需和该磁性本体共烧就能彼此结 合，因此可以解决传统电感器所遭遇的问题。也即，得以减少线圈图案的设计限制，以及不 需考虑磁性材料与非磁性材料共烧的特性匹配问题。
图1为中国台湾第1242782号发明专利揭示一种芯片电源电感器的示意图；图2为本实用新型一实施例的电感本体的立体分解示意图；图3为本实用新型一实施例的积层式芯片型电感器的立体图；图4为图3中积层式芯片型电感器30沿A-A剖面线的剖视图；图5为本实用新型一实施例的积层式芯片型电感器的剖视图；图6为六种样品的电感(L)与负载电流㈧的特性曲线图；以及图7为图6电感的衰减率(％ )与负载电流(A)的特性曲线图。上述附图中的附图标记说明如下10电感器11磁性材料区域12磁性材料区域13线圈图样14非磁性材料层20电感本体30积层式芯片型电感器 31磁性本体34电感线圈35非磁性的绝缘层50积层式芯片型电感器211 217磁性板材222 227绕线部分232 236导通柱2222、2242、2252、2262 导线331、332外部电极341输入端342输出端361、362焊接层
具体实施方式
图2为本实用新型一实施例的电感本体的立体分解示意图。一电感本体20为包 含多个磁性板材211 217，在各该磁性板材212 217的一表面上分别形成线圈的绕线部 分222 227，又通过导通柱232 236使得所述绕线部分222 227串接在一起。又所述 绕线部分222 227中分别有导线2222、2242、2252、2262，且与各该磁性板材212、214 216的一边缘切齐。当所述多个磁性板材211 217依序堆叠在一起，各该导线2222、2242、2252,2262的侧边则外露于所述多个磁性板材211 217的一侧边(图中前方侧边)。然 而，所述绕线部分222 227中可以有更多边的导线与各该磁性板材212、214 216的边 缘切齐，例如和该导线2222、2242、2252、2262相对的导线，如此能让更多磁力线直接通过 磁性本体的外部，而能使电感器不易磁饱和及提高饱和磁通量。图3为本实用新型一实施例的积层式芯片型电感器的立体图，及图4为图3中积 层式芯片型电感器30沿A-A剖面线的剖视图。上述多个磁性板材211 217叠置后，再经 烧成就完成该电感本体20的制造。此外，另一实施例的积层式芯片型电感器可以包含两组 (或更多组)的该磁性板材213 216，即两组的该磁性板材213 216接续堆叠。所述绕 线部分222 227串接在一起就形成一电感线圈34，又该电感线圈34具有一输入端341及 一输出端342。该输入端341及该输出端342的端面外露于所述多个磁性板材211 217 烧结而成的磁性本体31，并分别覆盖两外部电极331及332于该外露的端面上而相互电性 连接。也即，该外部电极331和该输入端341电性连接，及该外部电极332和该输出端342 电性连接。该外部电极331及332的材料为金、银、钯、钼、钨、铜等金属。如图4所示，该导线2222、2242、2252、2262的端面为外露于该磁性本体31的表 面，但为保护所述外露的导线，可以在该磁性本体31的表面覆盖一非磁性的绝缘层35。此 外，另一实施例的积层式芯片型电感器的外露于该磁性本体31的导线也可安排在图4中其 他五个表面中任一个，同样表面也覆盖一非磁性的绝缘层。该非磁性的绝缘层35可通过浸 入(dipping)、滚轮(rolling)或印刷(printing)的方式将高分子胶材(例如环氧树脂) 覆盖或涂布于该磁性本体31的表面，并以适合的硬化方式将该胶材硬化，例如加热或照 射紫外线。若该非磁性的绝缘层35选用陶瓷胶或玻璃胶，则以低于该磁性本体31烧成的 温度来进行该胶体的烧成为较佳。图5为本实用新型一实施例的积层式芯片型电感器的剖视图。积层式芯片型电感 器50的两外部电极341及342表面另分别覆盖一焊接层361及362，可以适于作为表面黏 着型元件。该焊接层361及362可以通过电镀或沾锡等方式形成。电感器样品的验证为能验证本实用新型的技术特征能使电感器不易磁饱和及提高饱和磁通量，本实 用新型发明人制造六种电感器的样品，这六种样品的主要磁性本体均使用以Ni-Zn为主的 磁性材料，其电感线圈的绕圈设计与条件完全相同，而彼此间的不同处如下样品1 磁性本体内设有三个非磁性材料层(参见图1的现有技术)，且电感线圈 有两侧外露于该磁性本体；样品2 磁性本体内未设有非磁性材料层，且电感线圈仅有一侧外露于该磁性本 体；样品3 磁性本体内设有三个非磁性材料层(参见图1的现有技术)，且电感线圈 仅有一侧外露于该磁性本体；样品4 磁性本体内设有三个非磁性材料层(参见图1的现有技术)，且电感线圈 未外露于该磁性本体；样品5 磁性本体内未设有非磁性材料层，且电感线圈有两侧外露于该磁性本体；样品6 磁性本体内未设有非磁性材料层，且电感线圈未外露于该磁性本体。将上述样品的特征摘要如下表
5[0051]
权利要求一种积层式芯片型电感器，其特征在于，包含一磁性本体；一电感线圈，设于该磁性本体内部，且该电感线圈的图型的一部分外露于该磁性本体的至少一表面；两外部电极，分别电性连接至该电感线圈，并分别设于该磁性本体上；以及一非磁性的绝缘层，覆盖在该电感线圈的图型外露于该磁性本体的表面。
2.根据权利要求1的积层式芯片型电感器，其特征在于，另包含一分别覆盖于该两外 部电极的焊接层。
3.根据权利要求1的积层式芯片型电感器，其特征在于，该磁性本体为多个磁性板材 烧结而成。
4.根据权利要求3的积层式芯片型电感器，其特征在于，该电感线圈的图型设于所述 多个磁性板材之间。
5.根据权利要求4的积层式芯片型电感器，其特征在于，另包含多个导通柱，通过所述 多个导通柱串接安排于所述多个磁性板材之间的该电感线圈的图型。
6.根据权利要求1的积层式芯片型电感器，其特征在于，该电感线圈具有一输入端及 一输出端，且该两外部电极分别电性连接至该输入端及该输出端。
7.根据权利要求1的积层式芯片型电感器，其特征在于，该外部电极的材料为金、银、 钯、钼、钨或铜。
8.根据权利要求1的积层式芯片型电感器，其特征在于，该非磁性的绝缘层的材料为 高分子胶、陶瓷胶或玻璃胶。
9.根据权利要求8的积层式芯片型电感器，其特征在于，该陶瓷胶或该玻璃胶的烧成 温度为低于该磁性本体的烧成温度。
10.根据权利要求1的积层式芯片型电感器，其特征在于，该磁性本体为一六面体，该 电感线圈的图型与该磁性本体的多个表面相切齐。
专利摘要一种积层式芯片型电感器包含一磁性本体、一电感线圈、一非磁性的绝缘层及两外部电极。该电感线圈设于该磁性本体内部，并电性连接至该两外部电极。该电感线圈的图型的一部分外露于该磁性本体的至少一表面，且该非磁性的绝缘层覆盖于该表面。该两外部电极分别设于该磁性本体上。本实用新型可以解决传统电感器所遭遇的问题。也即，得以减少线圈图案的设计限制，以及不需考虑磁性材料与非磁性材料共烧的特性匹配问题。
文档编号H01F27/24GK201749759SQ20102022332
公开日2011年2月16日 申请日期2010年6月7日 优先权日2010年6月7日
发明者刘世宽 申请人:佳邦科技股份有限公司