专利名称：光电转换装置和照相机的制作方法
技术领域：
本发明涉及光电转换装置、其制造方法和照相机。
背景技术：
美国专利申请公开No. 2007/0108371公开了一种PMOS像素结构，其中在表面上形成的η型钉扎层(pinning layer)下面布置有ρ型埋置存储层，并且在ρ型埋置存储层下面布置有η型阱。美国专利申请公开No. 2007/0108371中的钉扎层与在作为元件隔离区域的STI (浅沟槽隔离)区域下面和旁边扩展的η型隔离注入物连接。通过此结构，通过埋置存储层产生并且存储于该埋置存储层中的空穴经传送栅被传送到浮置扩散(floating diffusion)并且被读出。在美国专利申请公开No. 2007/0108371中所描述的PMOS像素结构中，通过η型阱形成光电二极管的阴极。但是，本发明采用通过η型埋置层形成光电二极管的阴极的方法。 注意，覆盖元件隔离区域的下部部分的沟道阻断区域(channel stopper region)在浅的区域中形成，而埋置层在深的区域中形成。沟道阻断区域具有大大影响小型化的边界规则 (boundary regulation)，而埋置层应给予宽分布的势垒。考虑到沟道阻断区域和埋置层之间的这种差异，提出本发明。
发明内容
本发明提供了一种具有新颖结构的光电转换装置，在该结构中，光电二极管的阴极由η型埋置层形成。本发明的一个方面提供了一种光电转换装置，该光电转换装置包括ρ型区域；η 型埋置层，所述η型埋置层在所述ρ型区域下面形成；元件隔离区域；以及沟道阻断区域， 所述沟道阻断区域至少覆盖所述元件隔离区域的下部部分，其中，所述P型区域和所述埋置层形成光电二极管，并且，所述沟道阻断区域的主要杂质的扩散系数比所述埋置层的主要杂质的扩散系数小。从(参照附图的)示例性实施例的以下描述，本发明的其它特征将变得清晰。
图1是示出根据本发明的一个实施例的图像感测装置的布置的示意图；图2是示出像素阵列的像素单元的布置的例子的电路图；图3是示出形成像素阵列的像素单元的布置的例子的布局图；图4是沿图3中的线A-A'切取的截面图；图5是沿图3中的线B-B'切取的截面图；图6是沿图3中的线C-C'切取的截面图；图7Α 7D是用于解释根据本发明的一个实施例的图像感测装置的制造方法的例子的示图8A 8C是用于解释根据本发明的该实施例的图像感测装置的制造方法的例子的示图；图9A 9C是用于解释根据本发明的该实施例的图像感测装置的制造方法的例子的示图；图IOA和图IOB是用于解释根据本发明的该实施例的图像感测装置的制造方法的例子的示图；图IlA和图IlB是用于解释根据本发明的该实施例的图像感测装置的制造方法的例子的示图；图12是示出根据本发明的实施例的照相机的布置的示意性框图；以及图13是用于解释根据本发明的另一实施例的图像感测装置的制造方法的例子的示图。
具体实施例方式以下将参照附图描述本发明的实施例。图1是示出根据本发明的实施例的图像感测装置200的布置的示意图。图像感测装置200在半导体基板上形成，并且可被称为例如固态图像传感器、MOS图像传感器或CMOS 传感器等。图像感测装置200是根据本发明的光电转换装置的一种模式，并且，除了图像传感器以外，根据本发明的光电转换装置还包括例如线性传感器和光量传感器。根据本发明的该实施例的图像感测装置200包含像素阵列210，在像素阵列210 中像素被二维布置以形成多个行和多个列。图像感测装置200还可包含选择像素阵列210 中的行的行选择电路M0、选择像素阵列210中的列的列选择电路230、以及读出像素阵列 210中的由列选择电路230选择的列的信号的读出电路220。行选择电路240和列选择电路230可包含例如移位寄存器，但它们也可被配置为随机访问行和列。图2是示出像素阵列210中的像素单元PU的布置的例子的电路图。在该布置例子中，像素单元PU包含两个像素。但是，作为其它的实施例，像素单元PU可形成单个像素或者可包含三个或更多个像素。像素单元PU被配置为读出由光电转换产生的电子和空穴中的空穴作为信号。像素阵列210是通过二维布局像素单元PU形成的，每一像素单元PU 包含至少一个像素。在图2所示的布置例子中，像素单元PU可包含两个光电二极管PDl和PD2、两个传送晶体管TTl和TT2、一个放大器晶体管SF和一个复位晶体管RT。放大器晶体管SF和复位晶体管RT被光电二极管PDl和PD2以及传送晶体管TTl和TT2共享。传送晶体管TT(TT1、 ΤΤ2)、放大器晶体管SF和复位晶体管RT中的每一个均形成为PMOS晶体管。传送晶体管TTl和ΤΤ2在活动脉冲(低脉冲)被施加到与它们的栅极连接的传送信号线Txl和Τχ2时被启用。然后，存储于光电二极管PDl和PD2的存储区域(ρ型区域) 中的空穴被传送到浮置扩散FD。注意，光电二极管PDl和PD2被布置为形成不同的行，并且，活动脉冲在不同的定时被施加到传送信号线Txl和Τχ2。放大器晶体管SF与恒流源CCS —起形成源极跟随器电路，该恒流源CCS向垂直信号线(列信号线)VSL供给恒定电流。放大器晶体管SF通过源极跟随器操作放大作为经传送晶体管TT向浮置扩散FD传送空穴的结果而在浮置扩散FD中出现的信号(电势变化)，并且将放大后的信号输出到垂直信号线VSL上。输出到垂直信号线VSL上的信号被读出电路220读出。复位晶体管RT在活动脉冲(低脉冲)被施加到与其栅极连接的复位信号线 RES时被启用以将浮置扩散FD复位。在图2中所示的布置例子中，通过控制向复位晶体管RT的漏极电极施加的电势 VFDC而选择行。如下这样的行被设定处于非选择状态，在该行中，浮置扩散FD的电势被复位为不启用放大器晶体管SF的电势。另一方面，如下这样的行被设定处于选择状态，在该行中浮置扩散FD的电势被复位为启用放大器晶体管SF的电势。作为另一实施例，可以在地电势和垂直信号线VSL之间与放大器晶体管SF串联地布置用于选择行的选择晶体管。选择晶体管可以例如布置在地电势和放大器晶体管SF之间或者布置在放大器晶体管SF和垂直信号线VSL之间。图3是示出形成像素阵列210的像素单元PU的布置的例子的布局图。图4是沿图3中的线A-A'切取的截面图。图5是沿图3中的线B-B'切取的截面图。图6是沿图 3中的线C-C'切取的截面图。在本实施例中，光电二极管PD (PDl、PD2)由ρ型区域I3R和在ρ型区域I3R下面形成的η型埋置层10形成。P型区域ra用作阳极，并且埋置层10用作阴极。P型区域ra包含P型第一区域15和P型第二区域1 ‘，该P型第二区域1，的至少一部分被布置在第一区域15和η型埋置层10之间。第一区域15用作主电荷存储区域。第二区域1'的ρ型杂质浓度可例如与P型硅基板(半导体基板)1的相同。第一区域15的ρ型杂质浓度比第二区域1'的高。优选地在η型表面区域18下面形成ρ型区域冊。在这种情况下，通过η型表面区域18、ρ型区域冊和η型埋置层10形成埋置型的光电二极管PD。已知埋置型的光电二极管遭受较少由暗电流产生的噪声。η型表面区域18的主要杂质的扩散系数优选地比埋置层10的主要杂质的扩散系数小。例如，优选地，η型表面区域18的主要杂质为砷(As)而埋置层10的主要杂质为磷 (P)。由于砷(As)的扩散系数比磷(P)小，因此使用砷(As)形成表面区域18对于小型化是有利的，这是因为容易确定其边界。另一方面，由于与砷(As)相比容易使得磷(P)进入半导体基板的更深的位置，因此，通过使用磷(P)形成埋置层10允许在更深的位置形成埋置层 10，并且，对于灵敏度(sensitivity)增强是有利的。由于磷(P)的扩散系数比砷(As)的扩散系数大，因此，通过使用磷(P)形成埋置层10对于宽分布的势垒的形成是有利的。由于磷(P)的离子半径比硅基板1的晶格常数大，因此，通过将磷(P)注入硅基板1内使硅基板1的晶格畸变，由此有利地导致杂质金属元素的吸杂(gettering)效果。这有助于点缺陷的改善。可通过利用沟道效应(channeling)现象将磷(P)离子注入到半导体基板1内而形成埋置层10。在本发明中，要被注入或掺杂的杂质不限于砷(As)和磷(P)，并且可以使用其它的杂质。浮置扩散FD是ρ型第三区域。在形成光电二极管PD的一部分的ρ型第一区域15 和浮置扩散FD(ρ型第三区域)之间的区域上，布置传送晶体管TT(TTLTD)的栅极105。 换句话说，传送晶体管TT由ρ型第一区域15、浮置扩散FD (ρ型第三区域)和栅极105形成。传送晶体管TT将存储于光电二极管PD的ρ型区域(区域15和1')中的空穴传送到浮置扩散FD。在本实施例中，传送晶体管TT是PMOS晶体管。传送晶体管TT的栅极105 可由多晶硅形成。
ρ型第二区域1'可被布置为在截面中围绕P型第一区域15。ρ型第一区域15的元件隔离区域侧可接触沟道阻断区域(后面将描述)。在这种情况下，除了 P型第一区域 15的元件隔离区域侧以外，ρ型第二区域1'围绕ρ型第一区域15。第二区域Γ和浮置扩散FD (第三区域)被η型区域16隔离，并且，在η型区域16中形成传送晶体管TT的沟道。元件隔离区域9被布置为隔离要形成光电二极管PD、传送晶体管ΤΤ、放大器晶体管SF和复位晶体管RT的有源区域。有源区域在图3中对应于表面区域18、浮置扩散FD以及扩散区域104、108和110，并且这些区域以外的区域可以是元件隔离区域9。元件隔离区域9的形成可典型地使用STI (浅沟槽隔离)技术或LOCOS (硅的局部氧化)技术。作为替代方案，可以使用扩散隔离。在至少覆盖元件隔离区域9的下部部分(下侧面和底面)的区域中形成沟道阻断区域8。各沟道阻断区域8的主要杂质的扩散系数优选地比埋置层10的主要杂质的扩散系数小。例如，优选地，沟道阻断区域8的主要杂质是砷(As)，而埋置层10的主要杂质是磷 (P)。如上所述，由于砷(As)的扩散系数比磷(P)的扩散系数小，因此，通过使用砷(As)形成沟道阻断区域8对于小型化是有利的。沟道阻断区域8的主要杂质可与表面区域18的主要杂质相同。在光电二极管PD之间形成势垒11。也可根据需要在光电二极管PD、放大器晶体管SF和复位晶体管RT之间形成势垒11。在单个像素的光电转换装置或具有大的像素间间隔的图像感测装置中，不需要光电二极管之间的势垒。当元件隔离区域9形成到足够深的位置时，不需要光电二极管PD、放大器晶体管SF和复位晶体管RT之间的势垒。在本实施例中，势垒11的形成确定了被势垒11围绕的P型区域1'。放大器晶体管SF的栅极107与浮置扩散FD电连接。放大器晶体管SF的栅极 107可由多晶硅形成。在本实施例中，放大器晶体管SF的栅极107通过接触插头(contact plug) 102与浮置扩散FD电连接。注意，就孔径比或像素密度的提高而言，接触插头102优选地为共享的接触插头。共享的接触插头是这样的接触插头，其通过一个接触插头电连接一个晶体管的扩散区域(源极或漏极)与另一晶体管的栅极。应注意，可通过与栅极107 电连接的一个接触插头、与浮置扩散FD电连接的另一接触插头和至少一个导电图案连接放大器晶体管SF的栅极107。放大器晶体管SF是包含与浮置扩散FD电连接的栅极107以及扩散区域104和108 的PMOS晶体管。复位晶体管RT是包含与复位信号线RES连接的栅极106、浮置扩散FD和扩散区域110的PMOS晶体管。复位晶体管RT的栅极可由多晶硅形成。放大器晶体管SF优选地具有埋置沟道结构。这是由于具有埋置沟道结构的放大器晶体管SF可减少Ι/f噪声(1/f噪声与沟道宽度和沟道长度的积成反比)。另一方面， 复位晶体管RT和传送晶体管TT(和当包含用于选择行的选择晶体管时这样的行选择晶体管)(特别的，复位晶体管RT)优选具有表面沟道结构。这是由于晶体管的OFF状态对于抑制空穴向浮置扩散FD的泄漏是重要的。埋置沟道型晶体管容易被设定处于常通(normally ON)状态，并且难以被设定处于OFF状态。为了使像素小型化，使复位晶体管RT和传送晶体管TT(和当包含用于选择行的选择晶体管时这样的行选择晶体管)小型化是有效的，并且表面沟道型对于此目的是有利的。
以下将参照图5和图6考察复位晶体管RT和放大器晶体管SF的优选结构。参照图5，附图标记WAR表示沿复位晶体管RT的沟道宽度方向的元件隔离区域9之间的间隔； 并且WCR表示复位晶体管RT的沟道宽度。当不存在沟道阻断区域8时，间隔WAR和沟道宽度WCR匹配。但是，由于存在沟道阻断区域8，因此，沟道宽度WCR变得比间隔WAR小。参照图6，附图标记WAS表示沿放大器晶体管SF的沟道宽度方向的元件隔离区域9之间的间隔； 并且WCS表示放大器晶体管SF的沟道宽度。当不存在沟道阻断区域8时，间隔WAS和沟道宽度WCS匹配。但是，由于存在沟道阻断区域8，因此沟道宽度WCS变得比间隔WAS小。在本说明书中，沟道宽度指的是在考虑了沟道阻断区域的情况下的尺寸。注意，在图5和图6 中，附图标记201表示栅极绝缘膜。为了形成具有埋置沟道结构的放大器晶体管SF和具有表面沟道结构的复位晶体管RT，放大器晶体管SF的沟道宽度WCS优选地比复位晶体管RT的沟道宽度WCR大。作为实现埋置沟道结构的方法，在距栅绝缘膜和基板之间的界面预定深度的位置执行沟道掺杂的方法是可用的。要被沟道掺杂的杂质具有与源极-漏极区域的导电类型相同的导电类型，并且，其浓度被设为比源极-漏极区域低。当沟道宽度小时，要被沟道掺杂的区域的宽度变小。并且，由于各沟道阻断区域8的杂质的导电类型是与沟道掺杂区域的导电类型相反的导电类型，因此，沟道阻断区域8的杂质可扩散到要被沟道掺杂的区域中。在这种情况下，沟道掺杂区域的杂质浓度降低，并且，几乎不形成埋置沟道结构。S卩，为了实现具有埋置沟道结构的放大器晶体管SF和具有表面沟道晶体管SF的复位晶体管RT，放大器晶体管SF的沟道宽度WCS优选地比复位晶体管RT的沟道宽度WCR 大。注意，放大器晶体管SF的沟道宽度WCS优选地大于1 μ m,并且，复位晶体管RT的沟道宽度WCR优选地小于0. 1 μ m。此沟道宽度是放大器晶体管中阈值保持不变的区域的宽度， 并且是复位晶体管中阈值开始上升的区域的宽度。以下将参照图7A 7D、图8A 8C、图9A 9C、图10A、图10B、图IlA和图IlB例
示根据本发明的优选实施例的图像感测装置200的制造方法。在图7A所示的处理中，制备 ρ型硅基板1。在硅基板ι的表面上形成具有10 ~ 200人的厚度的硅氧化物膜。然后，依次形成具有400 ~ 600人的厚度的多晶硅膜和具有150 ~ 200人的厚度的硅氮化物膜，并且，这些膜被构图以形成掩模。在图7B所示的处理中，在图7A所示的处理中形成的掩模的开口部分被蚀刻以形成用于形成元件隔离区域9的沟槽6。在图7C所示的处理中，在150 200Kev下在沟槽6 的底部部分和下侧部分中注入砷(As)以形成沟道阻断区域8。在图7D所示的处理中，在沟槽6中形成元件隔离区域(STI) 9。在图8A所示的处理中，在4000 8000Kev下在ρ型硅基板1的深部中注入磷(P) 以形成η型埋置层10。在这种情况下，优选地，通过利用沟道效应现象尽可能地在深部中注入磷(P)。在图8Β所示的处理中，在光电二极管PD之间、并且根据需要在光电二极管PD、 放大器晶体管SF和复位晶体管RT之间形成势垒11。可通过例如在2000 2500Kev下在硅基板1中注入磷(P)、然后在1000 1500Kev下注入磷(P)、并且还在700 750Kev下注入砷(As)来形成势垒11。在图8C所示的处理中，在放大器晶体管SF和复位晶体管RT的预期形成区域中注入离子以形成目标电势结构。例如，该离子注入处理包括例如沟道掺杂。如上所述，优选地，形成电势结构以使得放大器晶体管SF具有埋置沟道结构，并且复位晶体管RT具有表面沟道结构。在9A所示的处理中，栅极氧化物膜和多晶硅电极被形成，并且被构图以形成栅极 105和107(和106(未示出))。在图9B所示的处理中，在50 150Kev下在光电二极管PD 的区域中注入硼(B)以形成第一区域15，该第一区域15形成ρ型区域冊的一部分。在图 9C所示的处理中，在50 150Kev下在从传送晶体管TT之下的部分向浮置扩散FD侧延伸的区域中注入磷(P)，以形成η型区域16。在图IOA所示的处理中，在10 15Kev下在PMOS晶体管的扩散区域的预期形成区域中注入硼(B)，以形成浮置扩散FD以及扩散区域108和104(和110(未示出))。并且， 形成其它晶体管的源极和漏极区域。在图IOB所示的处理中，在50 IOOKev下在表面区域18的预期形成区域中注入砷(As)以形成表面区域18。在图IlA所示的处理中，形成膜19，膜19包含具有50 ~ 100人的厚度的硅氧化物膜、具有400 ~ 600人的厚度的抗反射硅氮化物膜和具有500 ~ 1000人的厚度的保护性硅氧化物膜。在图IiB所示的处理中，形成层间电介质膜(例如，具有500 ~ 1500人的厚度的NSG和具有10000 ~ 15000人的厚度的BPSG)，并且，在层间电介质层膜22中形成接触孔23。在接触孔23中形成阻挡金属(barrier metal) (Ti/TiN)，并且，填充钨(W)以形成接触插头102(以及10 和111 113(未示出))，由此得到图4所示的结构。作为上述的方法的替代，也可通过以下的制造方法制造图像感测装置200。在ρ型硅基板的表面上形成埋置层10。在埋置层10上外延生长P型半导体层。通过图7A 7D 所示的处理在半导体层上形成元件隔离区域9和沟道阻断区域8。以这种方式，获得图8A 所示的结构，并且，可通过根据本实施例的随后的处理制造图像感测装置200。图13示出根据本发明的另一实施例的图像感测装置(或光电转换装置)的截面结构。图13示出形成光电二极管、浮置扩散和周边电路的一个晶体管部分。相同的附图标记表示与上述的实施例的结构中具有相同的功能的部分，并且，其详细描述将不被重复。图 13所示的实施例与上述的实施例的不同之处在于光的入射方向。在图13所示的实施例中， 采用从图13中的下部方向(即，与互连层的形成侧相对的一侧)接收光的背面照明结构。在半导体基板1301上形成光电转换单元和晶体管的半导体区域等。在半导体基板1301的第一主表面侧(正面侧)布置互连层1302。出于主要确保图像感测装置的高机械强度的目的，在互连层1302的上部部分上、即在从互连层1302观察时的半导体基板1301 的相对侧，布置支撑基板1303。根据需要，在半导体基板1301的第二主表面侧(背面侧)、 即在从半导体基板1301观察时的互连层1302的相对侧，经氧化物膜1304和保护膜1305 布置光学功能单元1306。光学功能单元1306可包含例如滤色器、微透镜和平坦化层。这样，根据图13所示的实施例的图像感测装置具有从互连层的形成侧的相对侧、即背面接收光的背面照明结构。图13示出像素区域1307和周边电路区域1308。像素区域1307是与像素阵列210 对应的区域。在像素区域1307上，布置多个光电转换单元。在周边电路区域1308上，布置用于周边电路晶体管的阱1310。周边电路区域1308包含读出电路220、列选择电路230和行选择电路M0。
在半导体基板1301的第二主表面侧(背面侧)的界面上布置η+型半导体区域 1309。η.型半导体区域1309是与埋置层10对应的区域。η.型半导体区域1309也可用作用于抑制氧化物膜1304的界面处的暗电流的层。即，在背面照明类型的情况下，在第一和第二主表面上形成暗电流抑制层。在图13中，η+型半导体区域1309被布置在半导体基板 1301的整个表面上，但是可仅布置在像素区域1308上。η型表面区域18的主要杂质的扩散系数优选地比作为埋置层的η+型半导体区域 1309的主要杂质的扩散系数小。例如，η型表面区域18的主要杂质优选为砷(As)，并且， η+型半导体区域1309的主要杂质优选为磷(P)。由于砷(As)的扩散系数比磷(P)的扩散系数小，因此，通过使用砷(As)形成表面区域18对于小型化是有利的，这是因为容易确定其界面。另一方面，由于与砷(As)相比容易使磷(P)进入半导体基板的更深的位置，因此， 通过使用磷(P)形成η.型半导体区域1309允许在更深的位置形成η.型半导体区域1309， 并且对于灵敏度提高是有利的。由于磷(P)的扩散系数比砷(As)的扩散系数大，因此通过使用磷(P)形成η+型半导体区域1309对于形成宽分布的势垒是有利的。由于磷(P)的离子半径比半导体基板1301的晶格常数大，因此，通过将磷(P)注入半导体基板1301内来使半导体基板1301的晶格畸变，由此有利地导致杂质金属元素的吸杂效果。这有助于点缺陷的改善。可通过利用沟道效应现象将磷(P)离子注入到半导体基板1301内形成η+型半导体区域1309。在本发明中，要被注入或掺杂的杂质不限于砷(As)和磷(P)，并且可以使用其它的杂质。图12是示出根据本发明的一个实施例的照相机的布置的示意性框图。注意，照相机的概念不仅包含主要意图在于摄影的装置，而且包含次要地包含摄影功能的装置(例如，个人计算机或便携式终端)。照相机400包含由上述的图像感测装置200表示的固态图像传感器1004。通过透镜1002在固态图像传感器1004的图像感测表面上形成被检体的光学图像。在透镜1002的外侧，布置用作透镜1002的保护功能和主开关的挡板1001。 可对于透镜1002布置用于调整从透镜1002出射的光量的光阑1003。从固态图像传感器 1004输出的图像感测信号通过图像感测信号处理电路1005经受诸如各种类型的校正和箝位(clamping)的处理。从图像感测信号处理电路1005输出的图像感测信号被A/D转换器 1006进行模数转换。从A/D转换器1006输出的图像数据通过信号处理器1007经受诸如校正和数据压缩的信号处理。固态图像传感器1004、图像感测信号处理电路1005、A/D转换器1006和信号处理器1007根据由定时产生器1008产生的定时信号操作。可与固态图像传感器1004在同一芯片上形成块1005 1008。照相机400的各个块由总体控制/运算单元1009控制。照相机400还包含用于暂时存储图像数据的存储器单元1010、以及用于在记录介质中记录图像或从记录介质读出图像的记录介质控制接口单元1011。记录介质1012包含例如半导体存储器，并且是可拆卸的。照相机400可包含与例如外部计算机通信所需的外部接口(I/F)单元1013。以下将描述图12所示的照相机400的操作。响应挡板1001的操作动作，依次接通主电源、控制系统的电源和包含A/D转换器1006的图像感测系统的电源。为了控制曝光量，总体控制/运算单元1009将光阑1003设为具有全孔径值。从固态图像传感器1004输出的信号通过图像感测信号处理电路1005被供给A/D转换器1006。A/D转换器1006对信号进行A/D转换并且将数字数据输出到信号处理器1007。信号处理器1007处理该数据并且将处理后的数据提供给总体控制/运算单元1009，该总体控制/运算单元1009执行决定曝光量所需的算术运算。总体控制/运算单元1009基于决定的曝光量控制光阑。然后，总体控制/运算单元1009从固态图像传感器1104输出并且被信号处理器 1007处理的信号中提取高频成分，并且基于高频成分计算到被检体的距离。然后，总体控制 /运算单元1009驱动透镜1002以检查是否获得焦点对准状态。如果确定没有获得焦点对准状态，那么总体控制/运算单元1009重新驱动透镜1002以计算距离。在确认焦点对准状态之后，开始主曝光。在完成曝光时，从固态图像传感器1004 输出的图像感测信号在图像感测信号处理电路1005中经受校正等，被A/D转换器1006A/D 转换，并且被信号处理器1007处理。被信号处理器1007处理后的图像数据由总体控制/ 运算单元1009存储于存储器单元1010中。然后，存储于存储器单元1010中的图像数据在总体控制/运算单元1009的控制下通过记录介质控制I/F被记录于记录介质1012中。并且，该图像数据可通过外部I/F单元1013被提供给计算机并被其处理。虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽泛的解释以包含所有的变型方式以及等同的结构和功能。本申请要求在2009年2月6日提交的日本专利申请No. 2009-026698和在2009 年12月M日提交的日本专利申请No. 2009-293212的权益，通过引入将它们的全部内容并入此。
权利要求
1.一种光电转换装置，包括 P型区域；η型埋置层，所述η型埋置层在所述P型区域下面形成； 元件隔离区域；以及沟道阻断区域，所述沟道阻断区域至少覆盖所述元件隔离区域的下部部分， 其中，所述P型区域和所述埋置层形成光电二极管，并且，所述沟道阻断区域的主要杂质的扩散系数比所述埋置层的主要杂质的扩散系数小。
2.根据权利要求1的装置，其中，所述沟道阻断区域的主要杂质是砷，并且所述埋置层的主要杂质是磷。
3.根据权利要求1或2的装置，还包括 浮置扩散；传送晶体管，所述传送晶体管将存储于所述P型区域中的空穴传送到所述浮置扩散； 放大器晶体管，所述放大器晶体管放大在所述浮置扩散中出现的信号；以及复位晶体管，所述复位晶体管将所述浮置扩散的电势复位， 其中，所述放大器晶体管的沟道宽度比所述复位晶体管的沟道宽度大。
4.根据权利要求1 3中的任一项的装置，还包括 浮置扩散；传送晶体管，所述传送晶体管将存储于所述P型区域中的空穴传送到所述浮置扩散； 复位晶体管，所述复位晶体管将所述浮置扩散的电势复位；以及放大器晶体管，所述放大器晶体管放大在所述浮置扩散中出现的信号， 其中，所述放大器晶体管具有埋置沟道结构，并且，所述复位晶体管具有表面沟道结构。
5.根据权利要求3或4的装置，其中，所述元件隔离区域被布置以隔离要形成所述光电二极管、所述传送晶体管、所述放大器晶体管和所述复位晶体管的有源区域。
6.根据权利要求1 5中的任一项的装置，还包括 η型表面区域，其中，在所述表面区域下面形成所述P型区域，并且， 所述表面区域的主要杂质与所述沟道阻断区域的主要杂质相同。
7.根据权利要求1 6中的任一项的装置，其中，所述光电转换装置形成为背面照明型光电转换装置。
8.一种照相机，包括根据权利要求1 7中的任一项的光电转换装置；和处理由所述光电转换装置获得的信号的信号处理器。
全文摘要
一种光电转换装置包括p型区域、在p型区域下面形成的n型埋置层、元件隔离区域、和至少覆盖元件隔离区域的下部部分的沟道阻断区域，其中，p型区域和埋置层形成光电二极管，并且，沟道阻断区域的主要杂质的扩散系数比埋置层的主要杂质的扩散系数小。
文档编号H01L27/146GK102301474SQ201080006229
公开日2011年12月28日 申请日期2010年1月20日 优先权日2009年2月6日
发明者下津佐峰生, 市川武史, 池田一, 渡边高典, 蒲古欣尚 申请人:佳能株式会社