专利名称：一种非易失性存储阵列制备方法
技术领域：
本发明涉及一种非易失性存储阵列制备方法，尤其涉及一种以变氧化率钛氧化物 为存储介质的非易失性存储阵列制备方法。
背景技术：
目前，占据主要市场份额的非易失性存储阵列是电容电荷型的FLASH存储阵列。 随着微电子工艺的发展，存储单元的尺寸逐渐变小，存储阵列的集成密度也不断提高。而 FLASH存储单元的尺寸减小到纳米量级后，其性能急剧降低，功耗急剧上升。因此，研发纳米 尺度下能够正常工作的非易失性存储阵列迫在眉睫，已成为研究热点。电阻开关阵列是一种能够在纳米尺度正常工作的非易失性存储阵列。非易失性存 储阵列一般由上层平行导线、电阻开关单元、下层垂直导线组成，上下层导线交叉处为电阻 开关单元，电阻开关单元由上电极/存储介质层/下电极三层组成。改变上下层导线间的 电压或电流，能够改变存储介质层的电阻，从而实现信息存储。申请号为200610165950. 5的中国专利公开了一种采用缺氧金属氧化物层的非易 失性存储装置及其制造方法。该非易失性存储装置包括开关装置和连接该开关装置的电阻 开关单元。开关装置可以包括三极管或二极管，形成ITlR结构。电阻开关单元的存储介质 层包含两层金属氧化物，其中一层是缺氧金属氧化物(如1到50nm厚的SiO、ITO等)，在 缺氧金属氧化物层上再形成数据存储层(如Ni0、Zn0等)。电阻开关单元的上下电极由从 包括Pt、RU、Ir、Pd、AU、CU和TiN的组中选择的材料构成。其电阻开关特性为单极性，开关 电阻比为100，但工作电流大，达到10mA，功耗大。专利号为US2007020M56A1的美国专利公开了一种非易失性存储器件及其存 储阵列(Nonvolatile memory device and nonvolatile memory array including the same)，该存储阵列由上层平行导线、电阻开关单元、下层垂直导线构成。其中电阻开关单元 的存储介质层由两层不同特性的金属氧化物组成，分别为具有η型半导体特性(如NiO等) 和具有P型半导体特性(如Ti02、ZnO, CoO等)的金属氧化物。电阻开关单元的上下层电 极选取Ir、Ru、Pt或包含元素Ir、Ru、Pt的导电金属氧化物，形状为块状，与存储介质层相 同。电阻开关单元是一种具有肖特基特性的非易失性存储单元，只在上层平行导线与下层 垂直导线交叉处存在，通过在不同氧浓度下制备IOnm的NiO层呈现出不同的电学特性曲 线。虽然这种存储阵列开关电阻比最高能达到1000，但相比一层金属氧化物而言，制备复 杂，且其电阻开关特性为单极性，电阻开关单元低阻态电流较大，为10mA，很难满足超高密 度、超低功耗的存储要求。专利号为US20070257257A1的美国专利公开了一种含有无定形 合金氧化物层的非易失性存储器件及其制备方法(Nonvolatile memory device including amorphous alloy metal oxide layer and method of manufacturing the same),^^fit 介质层由过渡金属氧化物和与之晶相不同的其它金属氧化物混合构成。与一层金属氧化物 相比，制备复杂，开关电阻比小于10，导致存储单元容错能力差。
发明内容
本发明要解决的技术问题是，针对目前非易失性电阻开关存储阵列开关电阻比 低、制备工艺复杂的问题，提出一种以变氧化率钛氧化物为存储介质的非易失性存储阵列 制备方法，使得存储阵列开关电阻比高，制备工艺简单，性价比高。以变氧化率钛氧化物为存储介质的非易失性存储阵列由上电极、存储介质层、下 电极组成。存储介质层位于下电极表面，上电极位于存储介质层表面。上电极和下电极均为线状。下电极厚度hi为50nm至Ιμπι，线宽dl为30nm至 IOum0存储介质层制备于下电极表面，厚度h2为20nm至60nm。上电极制备于存储介质层 表面，与下电极呈十字交叉状，厚度h3为50nm至1 μ m，线宽d2为30nm至10 μ m。考虑材 料成本和功耗，一般取hi = h3，dl = d2。上电极和下电极交叉处为电阻开关单元。上电极和下电极均采用1)金属(Au、W、Ti、Pt、Ag、Al、Ni、Cu、Fe、Ru、Ir)及它们 之间任意组合形成合金，2)由P、N、As、B掺杂到Si、Ge、SiGe、GaN、GaAs、InP半导体材料中 的复合材料，3)Ru02、In203、SnO2, ITO等金属氧化物制备。优选Pt、Ru、Ir。为了实现器件 的开关电压极性可配置，上下电极优选相同材料。存储介质层为平板状，由变氧化率的钛氧化物构成，存储介质层连接下电极处边 界上的氧原子与钛原子数目比例值为a，a的取值范围为1. 3 1. 7，存储介质层连接上电极 处边界上的氧原子与钛原子数目比例值为b，b的取值范围为1. 8 2. 5 ；存储介质层与上 下电极的两边界之间的氧原子与钛原子数目比例呈线性变化，变化的规律是y = kx+a，其 中y为氧原子与钛原子数目比例，χ为离开下界面的距离，0彡χ彡h2，变化率k = (b-a)/ h2。本发明以变氧化率钛氧化物为存储介质的非易失性存储阵列的制备方法是第一步，采用光刻(PL)、电子束光刻(EBL)、离子束光刻(IBL)、聚焦电子束诱导沉 积(FEB)、聚焦离子束诱导沉积(FIB)、干法刻蚀(DE)或湿法刻蚀(TO)的方法制备厚度为 hi、宽度为dl的下电极。第二步，采用氧气气氛中电子束蒸镀的方法制备厚度为h2的存储介质层蒸镀该存储介质层的靶材为TiO2。其中蒸镀参数氧分压为靶材附近真空度参数，5X 10_4Pa至5X 10_2Pa ；衬底温度 为室温到300°C ；沉积速率为lA/s到lOA/s。为使制备的氧钛原子之比呈线性变化，控制氧分压从开始蒸镀时的5X 10-4! 至 1 X IO-3Pa之间，到结束蒸镀时的1 X IO-3Pa至5 X IO^Pa之间线性变化，沉积速率为1 A/s到 lOA/s ο第三步，采用光刻(PL)、电子束光刻(EBL)、离子束光刻(IBL)、聚焦电子束诱导沉 积(FEB)、聚焦离子束诱导沉积(FIB)、干法刻蚀(DE)或湿法刻蚀(TO)的方法制备厚度为 h3、宽度为d2的上电极。制备上电极的材料与制备下电极的材料相同。第四步，配置电阻开关单元的电压极性4. 1在上电极或下电极施加初始双稳态触发扫描电压或脉冲电压(脉冲宽度为 IOOms至Is)，外加电压使存储介质层的电场强度为106V/cm至108V/cm，同时限制通过电阻 开关单元的电流，使得电流Ic彡1mA，防止电阻开关单元的硬击穿。4. 2施加电压极性与初始双稳态触发电压相同的扫描或脉冲电压(脉冲宽度为IOns至100ms)。电阻开关单元从低阻态向高阻态转换；4. 3施加电压极性与初始双稳态触发电压相反的扫描或脉冲电压，电阻开关单元 由高阻态向低阻态转换，电阻开关特性为双极性。若4. 2步施加电压极性与初始双稳态触发电压相反的扫描或脉冲电压，电阻开关 单元从高阻态向低阻态转换；则4. 3步施加电压极性与初始双稳态触发电压相同的扫描或 脉冲电压，电阻开关单元由低阻态向高阻态转换，电阻开关特性同样为双极性。采用本发明可以达到以下技术效果1.本发明方法是沿存储截面制备变氧浓度存储介质层，能有效提高存储阵列开关 电阻比，且可精确调节氧浓度变化比例，便于选择合适的电阻开关比等器件参数；2.本发明方法与CMOS工艺兼容，制备工艺简单，成本低；3.采用本发明方法在优选上下电极材料后，器件的开关电压极性可配置。
图1为专利号为US2007020M56A1的非易失性存储阵列立体图。图2为专利号为US2007020M56A1的非易失性存储单元剖视图。图3为本发明非易失性存储器结构示意图。
具体实施例方式图1为专利号为US2007020M56A1的非易失性存储阵列立体图。图2为图1所示 非易失性存储阵列正向剖视图。这种非易失性存储阵列由上层平行导线15、电阻开关单元、 下层垂直导线10组成。电阻开关单元只在上层平行导线15与下层垂直导线10交叉处存 在。电阻开关单元由上电极14、存储介质层16、下电极11三层组成，电阻开关单元上面有 上层平行导线15，下面有下层垂直导线10。上电极14和下电极11选取Ir、Ru、Pt或包含 元素Ir、Ru、Pt的导电金属氧化物制成。存储介质层16由ρ型/n型金属氧化物12、n型/ P型金属氧化物13组成。图3是本发明非易失性存储阵列结构示意图。本发明非易失性存储阵列由下电极 11、存储介质层16、上电极14组成。下电极11为线状，厚度hi为50nm至ιμπι，线宽dl为 30nm至10 μ m。存储介质层16为平板状，采用变氧化率钛氧化物制备，位于下电极11表面， 厚度h2为20nm至60nm。上电极14为线状，制备于存储介质层16表面，厚度h3为50nm至 1 μ m，线宽d2为30nm至10 μ m。上电极14和下电极11相互垂直交叉，交叉处构成电阻开 关单元。表1是采用本发明所述的制备方法，采用不同材料制备出的非易失性存储阵列的 实施例的情况。经过多次实验，发现电极的厚度和宽度对开关电阻比影响不大，但电极的制 备材料对开关电阻比的影响较大。表中分别列出了本发明所述的电极采用的三种材料即金 属及它们之间任意组合形成合金、由P、N、As、B掺杂到Si、Ge、SiGe, GaN, GaAs, InP半导体 材料中的复合材料、金属氧化物的实施例情况。优选的Ru、Ir和表中所列的Pt情况基本相 同，其它金属相比这三种开关电阻比有所下降，由P、N、As、B掺杂到Si、Ge、SiGe、GaN、GaAS、 InP半导体材料中的复合材料做出来的开关电阻比比金属的要差，金属氧化物做出来的开 关电阻比比由P、N、As、B掺杂到Si、Ge、SiGe、GaN、GaAs、InP半导体材料中的复合材料做出来的要差。但所有这些材料均可保证本发明非易失性存储阵列的开关电阻比大于1000(在 0. 2V处测得)。表 权利要求
1.一种非易失性存储阵列的制备方法，其特征在于包括以下步骤第一步，采用光刻、电子束光刻、离子束光刻、聚焦电子束诱导沉积、聚焦离子束诱导沉 积、干法刻蚀或湿法刻蚀的方法制备厚度为h2、宽度为dl的下电极(11)；第二步，采用氧气气氛中电子束蒸镀的方法制备厚度为h3的存储介质层(16) 蒸镀该存储介质层(16)的靶材为TW2 ；其中蒸镀参数氧分压为靶材附近真空度参数，5 X KT4Pa至5 X KT2Pa ；衬底温度为室 温到3000C ；沉积速率为l /s到10 /s ；控制氧分压从开始蒸镀时的5X KT4Pa至1 X KT3Pa之间，到结束蒸镀时的1 X KT3Pa 至5X 10-2 之间线性变化，沉积速率为l /s到10 /s ；第三步，采用光刻、电子束光刻、离子束光刻、聚焦电子束诱导沉积、聚焦离子束诱导沉 积、干法刻蚀或湿法刻蚀的方法制备厚度为h4、宽度为d2的上电极(14)； 第四步，配置电阻开关单元的电压极性4. 1在上电极(14)或下电极(11)施加初始双稳态触发扫描电压或脉冲电压，外加电 压使存储介质层(16)的电场强度为106V/cm至108V/cm，同时限制通过电阻开关单元的电 流，使得电流Ic彡ImA ；4 . 2施加电压极性与初始双稳态触发电压相同的扫描或脉冲电压，电阻开关单元从 低阻态向高阻态转换；4 . 3施加电压极性与初始双稳态触发电压相反的扫描或脉冲电压，电阻开关单元由 高阻态向低阻态转换，电阻开关特性为双极性。
2.如权利要求1所述的非易失性存储阵列的制备方法，其特征在于第4.1步中施加 的脉冲电压的脉冲宽度为IOOms至ls，第4. 2步中施加的脉冲电压的脉冲宽度为IOns至 100ms。
3.如权利要求1所述的非易失性存储阵列的制备方法，其特征在于4.2步施加电压极 性与初始双稳态触发电压相反的扫描或脉冲电压，电阻开关单元从高阻态向低阻态转换； 4. 3步施加电压极性与初始双稳态触发电压相同的扫描或脉冲电压，电阻开关单元由低阻 态向高阻态转换。
全文摘要
本发明公开了一种非易失性存储阵列制备方法，目的是使得存储阵列开关电阻比高，制备工艺简单，性价比高。技术方案是先制备下电极，接着采用氧气气氛中电子束蒸镀的方法制备存储介质层，再制备上电极，最后配置电阻开关单元的电压极性。本发明工艺简单，成本低。采用本发明制备的存储阵列开关电阻比高，容错能力高且具体有双极性，工作电流小，功耗低。
文档编号H01L45/00GK102110774SQ20111000368
公开日2011年6月29日 申请日期2009年11月12日 优先权日2009年11月12日
发明者仲海钦, 孙鹤, 张超, 方粮, 朱玄, 池雅庆 申请人:中国人民解放军国防科学技术大学