专利名称：向沟道中引入应变的方法和使用该方法制作的器件的制作方法
技术领域：
本发明涉及一种向沟道中引入应变的方法和使用该方法制作的器件。
背景技术：
理论和经验研究已经证实，当将应力施加到晶体管的沟道中时，沟道区的半导体晶格产生应变，晶体管的载流子迁移率会得以提高或降低；然而，还已知，电子和空穴对相同类型的应变具有不同的响应。例如，在电流流动的纵向上施加压应力从而导致沟道区晶格压应变以对提高空穴迁移率有利，但是相应的降低了电子迁移率。在纵向上施加拉应力从而导致沟道区晶格张应变以对提高电子迁移率有利，但是相应的降低了空穴迁移率。随着器件特征尺寸的不断缩小，以提高沟道载流子迁移率为目的的应变沟道工程起到越来越重要的作用。多种单轴工艺诱致应变被集成到器件工艺中。从单轴工艺诱致应变的最优引入方向方面来说，对于NMOS器件，在如图1所示的沿沟道方向即X方向上引入张应变以及在垂直于沟道方向即Z方向上引入压应变对提高其沟道中电子的迁移率最有效；另一方面，对于PMOS器件，在X方向上引入压应变对提高其沟道中空穴的迁移率最有效。根据这一理论，已发展了许多方法，其中一种方法是产生“全局应变”，也即，施加从衬底产生的应力到整体晶体管器件区域，全局应变是利用如下结构产生的，例如普通硅衬底上通过缓冲层外延生长不同晶格常数的SiGe、SiC等材料，在其上继续生长低缺陷的单晶硅层以实现全局应变硅层的形成；或者利用制作绝缘体上硅的方法实现绝缘体上的硅锗、应变硅结构。另一种方法是产生“局部应变”，也即，利用与器件沟道相邻的局部结构或者工艺方法产生相应的应力作用到沟道区产生应变，局部应变通常是例如如下结构所产生的产生应力的浅槽隔离结构、(双)应力衬里、PMOS的源/漏极(S/D)区域中嵌入的SiGe (e-SiGe)结构、PMOS的源/漏极(S/D)区域中嵌入的Σ形SiGe结构、NMOS的源/漏极(S/D)区域中嵌入的SiC (e-SiC)结构等。但是，上述产生沟道局域应变并改变作用沟道应力类型的方法有的需要复杂的工艺，有的容易向沟道引入缺陷，另一方面，随着器件特征尺寸的不断缩小，上述方法所带来的诱致应变效果也在不断减弱。考虑到上述原因，对于微小尺寸的NMOS和PMOS器件仍然存在实现增强应变引入新方法和半导体结构的需求，此外还需要对所引入应变的方法进行大小和类型方面的控制。
发明内容
本发明第一方面提供一种向MOS器件的沟道中引入应变的方法，包括提供半导体衬底；在半导体衬底上形成沟道；在沟道上形成第一栅介电层；在所述第一栅介电层上形成多晶硅栅极层；在所述多晶硅栅极层中掺杂或注入第一元素；去除部分第一栅介电层和多晶硅栅极层从而形成第一栅极结构；在沟道中形成源漏极延伸区；在第一栅极结构两侧形成侧墙；在沟道中形成源漏极；以及进行退火，使得掺杂或注入有第一元素的多晶硅在高温结晶过程中发生晶格变化，从而在所述多晶硅栅极层中产生包括沿沟道方向的应变和垂直沟道方向的应变的第一应变，并将第一应变透过栅介质层引入到沟道，引起沟道区表层中半导体晶格大小的变化，使得所述第一应变被保持在沟道中。本发明另一方面提供一种MOS器件，包括半导体衬底；在半导体衬底上形成的沟道；在沟道上方的第二栅极结构，包括第二栅介电层以及在第二栅介电层上的金属栅极层；在沟道中形成的源漏极延伸区；在第二栅极结构两侧形成的侧墙；在沟道中形成的源漏极；在源漏极以及第二栅极结构上形成的层间介电层；以及源漏极金属接触；其中所述第二栅介电层以及金属栅极层是分别取代如权利要求1所述的步骤得到的所述第一栅介电层以及多晶硅栅极层而得到的，其中沟道区表层中半导体晶格大小得以改变，使得所述第一应变被保持在沟道中。本发明仅仅通过加入掺杂/注入步骤，并借助正常步骤中的退火工艺即可向沟道中引入应变。进一步，还可以通过改变掺杂或注入元素或其组合，或者控制掺杂或注入元素的剂量，或者控制掺杂或注入元素的分布剖面，退火条件来简单地控制应变大小和沟道应变程度，因此具有较强的工艺灵活性，较简单的工艺复杂度，并且没有附加的工艺成本。
为了更好地理解本发明并且示出如何使其生效，现在将通过示例来参考附图，其中
图1是从单轴工艺向沟道诱致应变的最优引入方向的示意图；图加-1示出制作根据本发明一个实施例的NMOS器件的步骤。图3a_l示出制作根据本发明一个实施例的PMOS器件的步骤。
具体实施例方式下面，参考附图描述本发明的实施例的一个或多个方面，其中在整个附图中一般用相同的参考标记来指代相同的元件。在下面的描述中，为了解释的目的，阐述了许多特定的细节以提供对本发明实施例的一个或多个方面的彻底理解。然而，对本领域技术人员来说可以说显而易见的是，可以利用较少程度的这些特定细节来实行本发明实施例的一个或多个方面。另外，虽然就一些实施方式中的仅一个实施方式来公开实施例的特定特征或方面，但是这样的特征或方面可以结合对于任何给定或特定应用来说可能是期望的且有利的其它实施方式的一个或多个其它特征或方面。第一实施例
本实施例给出利用本方法制作NMOS器件的步骤。提供半导体衬底202，半导体衬底可以是电子领域中已知的任何类型，例如体半导体、绝缘层上半导体(S0I)。并且半导体衬底可以被施加应变、未施加应变或在其中包含应变区或非应变区。在提供了半导体衬底后，通过利用本领域所熟知的传统技术，在所述半导体衬底202内形成隔离区，隔离区例如是沟槽隔离区(STI)或场隔离区，另外隔离区材料可以是具有应力的材料或无应力的材料。在位于隔离区之间的有源区中的半导体衬底上形成沟道203，如图加所示。在沟道上形成栅介电层204，如图2b所示，所述栅介电层204的材料可以包括高K介电常数材料或低K介电常数材料，例如Si02、SiON, ZrO2, HfO2, A1203、HfSiO、HfAlO,HfSiON、HfAlSiO、HfTaSiO等或其混合物、或其多层结构。栅介电层204可以通过热生长工艺形成，例如氧化、氮化、或氧氮化。作为替代，栅极介电层可以通过沉积工艺形成，例如化学气相沉积(CVD)、等离子辅助CVD、原子层沉积(ALD)、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺，栅介电层204还可以利用任何上述工艺的组合而形成。在形成栅介电层204之后，在栅介电层204上形成多晶硅栅极层206，如图2c所
7J\ ο对多晶硅栅极层206掺杂或注入能够向沟道中引入张应变的元素，例如锗、锑、铟、砷、镓、锡之一或其组合，如2d所示。通过选择不同的掺杂或注入元素或其组合，或者控制掺杂或注入元素的剂量，或者控制掺杂或注入元素的分布剖面，来调整多晶硅薄膜中的材料成分比，由此可以影响后续高温退火过程中的结晶过程，改变晶粒中晶格的大小，从而可以控制向沟道中引入的张应变的大小和张应变的强弱。随后例如通过蚀刻工艺，去除部分多晶硅栅极层和栅介电层，从而形成第一栅极结构，如图加所示。接着在源漏极区域中注入形成源漏极延伸区212，形成侧墙207后，再注入形成源极与漏极214，如图2f所示。随后进行源漏掺杂退火，此工艺可为源漏延伸区与接触区(即源漏延伸区外的源漏掺杂区)一次退火，也可为源漏延伸区一次退火与接触区一次退火的结合。退火的工艺方式可为炉温退火(FA)，快速退火(RTA)，尖峰RTA (Spike RTA)，激光退火(ELA)等。以RTA为例，温度500 1100度，时间0. 1 100秒之间。在上述退火过程中，所述经过掺杂/注入的栅极结构能够向沟道施加如图2g中空心箭头所示方向的应变，从而在沿沟道方向即X方向上弓丨入张应变以及在垂直于沟道方向即Z方向上引入压应变，这增强了其沟道中电子的迁移率。这是因为高掺杂的多晶硅薄膜在高温结晶过程中发生晶格变化，晶格大小得到增加，从而在薄膜中产生张应变，并同时在退火过程中将张应变透过超薄栅介质层204传导到其下的沟道区203，从而沟道区表层中半导体晶格在沿沟道方向上大小增加，在垂直沟道方向上大小减小，从而使得通过上述步骤在栅电极中产生的应变得以保持在沟道中。并且，通过控制退火条件，可以控制向沟道中引入的应变的大小，一般来说快速退火的温度越高，退火时间越长越有利于应变晶格的产生，应力的传导，但过强的退火条件会适当的释放应力并且破化源漏掺杂的分布情况。在根据后栅工艺制作MOS器件的情况下，还需要下述步骤。在器件表面形成层间介电层(ILD)，并平整化到栅极结构高度，如图池所示。例如利用干法或湿法蚀刻工艺去除所述多晶硅栅极206和栅介质层204，用金属栅极导体206’和新栅介质层204’代替，如图2i-2j所示。可选的另外一种方法，在此步骤中也可以仅去除所述多晶硅栅极206而保留栅介质层204，这种情况下只需沉积金属栅极导体206’。NMOS金属栅材料是利用原子层淀积(ALD)或溅射工艺顺序形成功函数合适的材料以及金属填充材料(图中未分层示出)，更优选的，功函数合适的材料为TiN、TaN、TiAlN或者MoAIN，金属填充材料为TiAl、Al或W。新栅介质层204’形成方法与204的工艺类同，材料为高 K 介电常数材料，例如 SiON、ZrO2, HfO2, A1203、HfSiO、HfAlO、HfSiON、HfAlSiO、HfTaSiO等或其混合物、或其多层结构。在源极与栅极的顶面形成又一层间介电层(ILD) 216以用于接触、形成源漏极金属接触218从而形成如图业所示的器件。本发明还可以结合其他应变引入方法。例如，可选地，可以在栅极导体相邻的源极和漏极区域中嵌入应力源208，包括嵌入的SiC，或可由任何未来技术形成的任何类型的应力源，如图21中所示。可选地，可以在NMOS 200的顶部上形成应力衬里210，如图21中所示。该衬里可对栅极导体下方的沟道区域施加应力。其中通过在例如等离子体增强化学气相沉积(PECVD)工艺中的沉积，将应力衬里形成在NMOS的顶部上。也可以使用PECVD以外的其他公知方法来形成应力衬里。应力衬里可以为氮化物或氧化物衬里。然而，本领域技术人员应理解，应力衬里不限于氮化物或氧化物衬里，也可使用其它的应力衬里材料。上述应力源和应力衬里可以向所述沟道引入张应变。总之，相比于现有技术中采用的产生沟道应变的方法，本方法仅仅通过加入掺杂/注入步骤，并借助正常步骤中的退火工艺即可向沟道中引入较强应变并永久记忆。进一步，可以通过改变掺杂或注入元素或其组合，或者控制掺杂或注入元素的剂量，或者控制掺杂或注入元素的分布剖面，退火条件来简单地控制张应变大小。甚至，若仅仅为了控制沟道中应变效果，还可以向多晶硅栅极层中掺杂或注入能够向沟道中引入压应变的材料，比如碳、硫、铝、硼、磷、氮、氧、氢之一或其组合，这实际上减弱了 NMOS沟道中的张应变，但在某些应用中，比如由于其他应力源所提供给沟道的张应变过强，这时能够减弱沟道中的张应变的上述掺杂/注入是期望的。综合上述描述，本方法具有较强的工艺灵活性，较简单的工艺复杂度，并且没有附加的工艺成本。第二实施例
本实施例给出利用本方法制作PMOS器件的步骤。提供半导体衬底302，半导体衬底可以是电子领域中已知的任何类型，例如体半导体、绝缘层上半导体(S0I)。并且半导体衬底可以被施加应变、未施加应变或在其中包含应变区或非应变区。在提供了半导体衬底后，通过利用本领域所熟知的传统技术，在所述半导体衬底302内形成隔离区，隔离区例如是沟槽隔离区(STI)或场隔离区，另外隔离区材料可以是具有应力的材料或无应力的材料。在位于隔离区之间的有源区中的半导体衬底上形成沟道303，如图3a所示。在沟道上形成栅介电层304，如图北所示，所述栅介电层304的材料可以包括高K介电常数材料和低K介电常数材料，例如Si02、SiON, ZrO2, HfO2, A1203、HfSiO、HfAlO,HfSiON、HfAlSiO、HfTaSiO等和/或其混合物、和/或多层结构。栅介电层304可以通过热生长工艺形成，例如氧化、氮化、或氧氮化。作为替代，栅极介电层可以通过沉积工艺形成，例如化学气相沉积(CVD)、等离子辅助CVD、原子层沉积(ALD)、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺，栅介电层304还可以利用任何上述工艺的组合而形成。在形成栅介电层304之后，在栅介电层304上形成多晶硅栅极层306，如图3c所示。
对多晶硅栅极306掺杂掺杂或注入能够向沟道中引入压应变的元素，例如碳、硫、铝、硼、磷、氮、氧、氢之一或其组合，如3d所示。通过选择不同的掺杂或注入元素或其组合，或者控制掺杂或注入元素的剂量，或者控制掺杂或注入元素的分布剖面，来调整多晶硅薄膜中的材料成分比，由此可以影响后续高温退火过程中的结晶过程，改变晶粒中晶格的大小，从而可以控制向沟道中引入的压应变的大小和压应变的强弱。随后例如通过蚀刻工艺，去除部分多晶硅栅极层和栅介电层，从而形成第一栅极结构，如图:3e所示。接着在源漏极区域中注入形成源漏极延伸区312，形成侧墙307后，再注入形成源极与漏极314，如图3f所示。随后进行源漏掺杂退火，此工艺可为源漏延伸区与接触区一次退火，也可为源漏延伸区一次退火与接触区一次退火的结合。退火的工艺方式可为炉温退火(FA)，快速退火(RTA)，Spike RTA，激光退火(ELA)等。在上述退火过程中，所述经过掺杂/注入的栅极结构能够向沟道施加如图3g中空心箭头所示方向的应变，从而在沿沟道方向即X方向上引入压应变以及在垂直于沟道方向即Z方向引入压应变，注意，尽管此时所引入的在Z方向上的压应变不是希望看到的，但在X方向上引入的压应变在大小上远大于在Z方向上的压应变，这总体上仍增强了其沟道中空穴的迁移率。这是因为高掺杂的多晶硅薄膜在高温结晶过程中发生晶格变化，晶格大小得到减少，从而在薄膜中产生压应变，并同时在退火过程中将压应变透过超薄栅介质层304传导到沟道区303，从而沟道区表层中半导体晶格在沿沟道方向上大小减小，在垂直沟道方向上大小也减小，从而使得通过上述步骤在沟道中引入的应变被记忆在沟道中。并且，通过控制退火条件，可以控制向沟道中引入的应变的大小一般来说快速退火的温度越高，退火时间越长越有利于应变晶格的产生，应力的传导，但过强的退火条件会适当的释放应力并且破化源漏掺杂的发布情况。在根据后栅工艺制作MOS器件的情况下，还需要下述步骤。在器件表面形成层间介电层(ILD)，并平整化到栅极结构高度，如图池所示。例如利用干法或湿法蚀刻工艺去除所述多晶硅栅极306和栅介质层304，用金属栅极导体306’和新栅介质层304’代替。如图3i-3j所示。可选的另外一种方法，在此步骤中也可以仅去除所述多晶硅栅极306而保留栅介质层304，这种情况下只需沉积金属栅极导体306’。PMOS金属栅材料是利用原子层淀积(ALD)或溅射工艺顺序形成功函数合适的材料以及金属填充材料(图中未分层示出)，更优选的，功函数合适的材料为TiN、TaN、TiAlN或者MoAIN，金属填充材料为TiAl、Al或W。新栅介质层304’形成方法与304的工艺类同，材料为高 K 介电常数材料例如 SiON、ZrO2, HfO2, A1203、HfSiO、HfAlO、HfSiON、HfAlSiO、HfTaSiO等或其混合物、或其多层结构。在源极与栅极的顶面形成又一层间介电层(ILD) 316以用于接触、形成源漏极金属接触318从而形成如图3k所示的器件。本发明还可以结合其他应变引入方法。例如，可选地，可以在栅极导体相邻的源极和漏极区域中嵌入应力源308，包括嵌入的SiGe，或可由任何未来技术形成的任何类型的应力源，如图31中所示。可选地，可以在PMOS 300的顶部上形成应力衬里310，如图31中所示.该衬里可对栅极导体下方的沟道区域施加应力。其中通过在例如等离子体增强化学气相沉积(PECVD)工艺中的沉积，将应力衬里形成在PMOS的顶部上。也可以使用PECVD以外的其他公知方法来形成应力衬里。应力衬里可以为氮化物或氧化物衬里。然而，本领域技术人员应理解，应力衬里不限于氮化物或氧化物衬里，也可使用其它的应力衬里材料。上述应力源和应力衬里可以向所述沟道引入压应变。总之，相比于现有技术中采用的增强沟道中应变的方法，本方法仅仅通过加入掺杂/注入步骤，并借助正常步骤中的退火工艺即可向沟道中引入较强应变并永久记忆。进一步，还可以通过改变掺杂或注入元素或其组合，或者控制掺杂或注入元素的剂量，或者控制掺杂或注入元素的分布剖面，退火条件来简单地控制应变大小。甚至，若仅仅为了控制沟道中应变效果，还可以向多晶硅栅极层中掺杂或注入能够向沟道中引入张应变的材料，比如锗、锑、铟、砷、镓、锡之一或其组合，这实际上减弱了 PMOS沟道中的压应变，但在某些应用中，比如由于其他应力源所提供给沟道的压应变过强，这时能够减弱沟道中的压应变的上述掺杂/注入是期望的。综合上述描述，本方法具有较强的工艺灵活性，较简单的工艺复杂度，并且没有附加的工艺成本。
权利要求
1.一种向MOS器件的沟道中引入应变的方法，包括提供半导体衬底；在半导体衬底上形成沟道；在沟道上形成第一栅介电层；在所述第一栅介电层上形成多晶硅栅极层；在所述多晶硅栅极层中掺杂或注入第一元素；去除部分第一栅介电层和多晶硅栅极层从而形成第一栅极结构；在沟道中形成源漏极延伸区；在第一栅极结构两侧形成侧墙；在沟道中形成源漏极；以及进行退火，使得掺杂或注入有第一元素的多晶硅在高温结晶过程中发生晶格变化，从而在所述多晶硅栅极层中产生包括沿沟道方向的应变和垂直沟道方向的应变的第一应变，并将第一应变透过栅介质层引入到沟道，引起沟道区表层中半导体晶格大小的变化，使得所述第一应变被保持在沟道中。
2.如权利要求1所述的向MOS器件的沟道中引入应变的方法，其中所述第一元素为锗、锑、铟、砷、镓、锡之一或其组合，从而所述沿沟道方向的应变为张应变并且所述垂直沟道方向的应变为压应变。
3.如权利要求1所述的向MOS器件的沟道中引入应变的方法，其中所述第一元素为碳、硫、铝、硼、磷、氮、氧、氢之一或其组合，从而所述沿沟道方向的应变为压应变并且垂直沟道方向的应变为压应变。
4.如权利要求2或3所述的向MOS器件的沟道中引入应变的方法，其中，还包括改变掺杂或注入元素的剂量，或者改变掺杂或注入元素的分布剖面，来调整多晶硅中的材料成分比，由此改变晶格大小，从而控制向沟道中引入的应变的大小的步骤。
5.如权利要求1所述的向MOS器件的沟道中引入应变的方法，其中退火为炉温退火(FA)，快速退火(RTA)，尖峰RTA或激光退火(ELA)。
6.如权利要求5所述的向MOS器件的沟道中引入应变的方法，其中，还包括改变退火温度或时间，控制向沟道中引入的应变的大小的步骤。
7.如权利要求6所述的向MOS器件的沟道中引入应变的方法，其中快速退火(RTA)的温度在500 1100度之间，时间在0. 1 100秒之间。
8.如权利要求1所述的MOS器件，其中所述第一栅介电层为Si02、SiON,ZrO2, HfO2,A1203、HfSiO、HfAlO、HfSiON、HfAlSiO、HfTaSiO 之一或其混合物、或其多层结构。
9.如权利要求1所述的向MOS器件的沟道中引入应变的方法，还包括以下步骤中的至少一个在源极和漏极区域中嵌入应力源；在所述MOS器件上形成应力衬里，从而向所述沟道引入第二应力。
10.一种MOS器件，包括半导体衬底；在半导体衬底上形成的沟道；在沟道上方的第二栅极结构，包括第二栅介电层以及在第二栅介电层上的金属栅极层；在沟道中形成的源漏极延伸区；在第二栅极结构两侧形成的侧墙；在沟道中形成的源漏极；在源漏极以及第二栅极结构上形成的层间介电层；以及源漏极金属接触；其中所述第二栅介电层以及金属栅极层是分别取代如权利要求1所述的步骤得到的所述第一栅介电层以及多晶硅栅极层而得到的，其中沟道区表层中半导体晶格大小得以改变，使得所述第一应变被保持在沟道中。
11.如权利要求10所述的MOS器件，还包括以下中的至少一个在源极和漏极区域中嵌入的应力源；在所述MOS器件上形成的应力衬里。
12.如权利要求11所述的MOS器件，其中所述MOS器件为NM0S，并且所述应力源、应力衬里均具有张应力。
13.如权利要求11所述的MOS器件，其中所述MOS器件为PM0S，并且所述应力源、应力衬里均具有压应力。
14.如权利要求10-13中任一项所述的MOS器件，其中所述第二栅介电层为SiON、Zr02、Hf02、Al203、HfSi0、HfA10、HfSi0N、HfAlSi0、HfTaSi0 之一或其混合物、或其多层结构。
15.如权利要求10-13中任一项所述的MOS器件，其中所述金属栅极层包括两层，分别为对于所述MOS器件来说功函数合适的TiN、TaN、TiAlN或者MoAlN以及在其上的TiAl、Al或W。
全文摘要
本发明涉及向MOS器件的沟道中引入应力的方法及使用该方法制作的器件。所述方法包括提供半导体衬底；在半导体衬底上形成沟道；在沟道上形成第一栅介电层；在所述第一栅介电层上形成多晶硅栅极层；在所述多晶硅栅极层中掺杂或注入第一元素；去除部分第一栅介电层和多晶硅栅极层从而形成第一栅极结构；在沟道中形成源漏极延伸区；在第一栅极结构两侧形成侧墙；在沟道中形成源漏极；以及进行退火，使得掺杂或注入有第一元素的多晶硅在高温结晶过程中发生晶格变化，从而在所述多晶硅栅极层中产生第一应力，并将第一应力透过栅介质层引入到沟道。本方法具有较强的工艺灵活性，较简单的工艺复杂度，并且没有附加的工艺成本。
文档编号H01L29/51GK102593001SQ201110007408
公开日2012年7月18日 申请日期2011年1月14日 优先权日2011年1月14日
发明者徐秋霞, 殷华湘, 陈大鹏 申请人:中国科学院微电子研究所