专利名称：一种锗基肖特基n型场效应晶体管的制备方法
技术领域：
本发明属于超大规模集成电路(ULSI)工艺制造技术领域，具体涉及一种锗基肖 特基N型场效应(NMOQ晶体管的制备方法。
背景技术：
随着CMOS器件特征尺寸的不断缩小，传统硅基MOS器件的发展逐渐达到物理和技 术的双重极限，而载流子迁移率退化成为影响器件性能进一步提升的关键因素。为了提高 器件的驱动能力，采用高迁移率沟道材料是一种十分有效的途径。锗材料在低电场下的空 穴迁移率是硅材料的4倍，电子迁移率是硅材料的2倍，因此，锗材料作为一种新的沟道材 料以其更高、更加对称的载流子迁移率成为高性能MOSFET器件很有希望的发展方向之一。与硅材料相比，杂质在锗材料中扩散较快且激活率低，因而源漏区掺杂浓度较低 并且不易形成浅结，引起锗基MOS器件源漏串联电阻增加，导致器件性能退化。肖特基源漏 晶体管能很好克服以上问题而成为一种非常具有发展潜力的结构。它与传统晶体管的主要 区别就是它用金属或者金属锗化物源漏替代了传统的高掺杂源漏，源漏和沟道的接触由PN 结变成了金属和半导体接触的肖特基结。肖特基源漏晶体管结构不仅避免了杂质固溶度低 和扩散快的问题，而且还能保证低电阻率和获得突变源漏结。锗基肖特基晶体管有如下优势(1)采用金属或者金属锗化物源漏，源漏寄生电 阻显著降低；( 肖特基晶体管的制备工艺和传统CMOS工艺完全兼容，而且制备过程简单； (3)没有少子注入的肖特基接触不存在寄生三极管效应，因而消除了困扰CMOS电路的闩锁 效应；(4)工艺热预算较低，非常有利于高k栅介质、金属栅、应变沟道等工艺集成；(5)锗 材料迁移率大、速度特性好，因而锗基器件其高频特性远优于传统的硅基器件。但是，锗基肖特基晶体管的性能也受到了源漏-沟道肖特基势垒的制约。在锗基 肖特基晶体管的源漏与衬底的界面处，由于存在界面态，费米能级被钉扎在锗的价带附近， 造成电子势垒较大，空穴势垒较小，从而限制了锗基肖特基晶体管(尤其是NMOQ性能的提 升。首先，源端的电子势垒高度是决定开态电流大小的重要因素，较大的电子势垒限制了源 端电子的注入，导致器件的开态电流小；其次，漏端的较低的空穴势垒引起关态泄漏电流过 大；再者，较大的电子势垒使源端的电子主要以隧穿的方式进入沟道，导致器件的亚阈值斜 率变大。总之，电子势垒高度成为影响锗基NMOS肖特基晶体管性能的决定因素之一。为 了降低电子的势垒高度，必须减弱或去除费米能级钉扎效应。导致费米能级钉扎有以下两 方面的因素第一，锗半导体表面的悬挂键和缺陷等因素形成的表面态；第二，根据海涅理 论，金属的电子波函数在锗中的不完全衰减而导致在锗半导体的禁带当中产生的金属诱导 带隙态(MIGS)。另外，锗基MOS器件的栅介质也存在较大的问题，一般需要插入一层界面层 以改善栅电容性能。
发明内容
针对上述锗基肖特基NMOS晶体管存在的问题，本发明在其源漏区淀积一薄层的高k介质层来减弱费米能级钉扎效应，降低电子势垒，改善锗基肖特基NMOS晶体管的性能。下面简述本发明的锗基肖特基NMOS晶体管的一种制备方法，步骤如下1-1)在锗基衬底上制作MOS晶体管结构；1-2) 源漏区域上淀积一高k介质层，该介质层的光频介电常数￡oo<4.5以及 导带偏移量Δ & < 2eV ；1-3)溅射低功函数金属薄膜；1-4) 形成金属源漏；1-5)形成接触孔、金属连线。步骤1-1)具体包括2-1)在衬底上制作隔离区；2-2)淀积栅介质层；2-3)形成栅结构；2-4)形成侧墙结构。所述步骤1-1)的锗基衬底可以是体锗衬底、锗覆绝缘(GOI)衬底或外延锗衬底。所述步骤1-2)的绝缘介质层可以采用氧化钇(Y2O3)、氧化铪(HfO2)或氧化锆 (ZrO2)等高k介质材料。所述步骤1- 的金属薄膜可以为铝膜或其他低功函数金属膜。所述肖特基晶体管的源、漏制作成提升、凹陷结构或者其他新结构如FinFET等。与现有技术相比，本发明的有益效果是通过在金属源漏和锗衬底之间增加一层厚度为1 3nm的高k绝缘介质层，能有 效调制源漏-沟道的肖特基势垒，提升器件的电流开关比，降低器件的亚阈值斜率。此介质 层一方面可以阻挡金属中的电子波函数在半导体禁带当中引入的MIGS界面态，另一方面 还能够对锗界面的悬挂键进行钝化。同时，由于绝缘介质层的厚度非常薄，电子基本上可以 自由通过，所以不会明显增加源漏的寄生电阻。总之，此方法可以减弱费米能级钉扎效应， 使费米能级向锗的导带位置移动，降低电子势垒，尤其能改善NMOS器件的性能。与其他材 料如氧化铝(Al2O3)等作为绝缘介质层相比，本优选实施例氧化钇α2ο3)能与锗材料形成良 好的界面接触，有效地减弱费米能级钉扎效应，降低肖特基电子势垒；而且氧化钇(Y2O3)还 能作为栅介质钝化层；同时制备工艺简单且与硅CMOS工艺兼容。为了有效抑制费米能级钉扎效应，一般要求绝缘介质层光频介电常数ε 4. 5 以及导带偏移量Δ&<&ν。本发明采用的绝缘层材料是氧化钇(Y2O3)、氧化铪(HfO2)、氧 化锆(ZrO2)等高k介质材料。它们的光频介电常数ε 基本上都在4以下，由此推算出的 钉扎系数S —般都大于0. 5 ；而且有实验表明，它们的导带偏移量AEc也都在1. 5eV左右， 其引入的隧穿阻力较小。因此，这些材料都能很好地减弱费米能级钉扎效应，调制源漏-沟 道的肖特基势垒。
图1为本发明提出的制备锗基NMOS肖特基晶体管的流程图。
具体实施例方式下面结合附图和具体实施方式
对本发明作进一步详细描述参考图1，本发明提供一优选实施例说明本发明锗基肖特基NMOS晶体管的制备方 法，该方法包括如下步骤步骤1 提供一块锗基衬底。如图1(a)所示，一块P型半导体锗衬底1，其中半导 体锗衬底1可以是体锗衬底、锗覆绝缘(GOI)衬底或外延锗衬底等。步骤2 制作N阱区域。在锗衬底上淀积氧化硅层并且淀积氮化硅层，通过光刻定 义N阱区域，反应离子刻蚀掉N阱区域的氮化硅，并且离子注入N型杂质，比如磷，然后退火 驱入制作N阱2，最后去掉注入掩蔽层，完成图如图1(b)所示。步骤3 实现沟槽隔离。如图1 (c)中隔离区3，在锗片上淀积氧化硅和氮化硅层，通 过光刻定义出沟槽的位置，之后利用反应离子刻蚀技术刻蚀氮化硅和氧化硅，进而刻蚀锗，形 成沟槽，并利用CVD方法淀积氧化硅回填隔离槽，最后利用化学机械抛光技术(CMP)将表面磨 平，实现器件间的隔离。器件隔离不局限于浅槽隔离(STI)，也可以采用场氧隔离等技术。步骤4 在所述有源区上形成栅极介质层。栅介质层可以采用高k介质、二氧化锗、 氮氧化锗等材料。在淀积栅介质之前，一般需要用PH3、NH3进行表面钝化处理或淀积一层 界面层，如硅(Si)、氮化铝(AIN)、氧化钇(Y2O3)等。本优选实施例先在锗衬底上制作一薄 层氧化钇(Y2O3)作为界面层，然后采用ALD方法淀积得到二氧化铪(HfO2)栅介质层4，如图 1(d)所示。步骤5:在所述栅极介质层上形成栅极。栅可以采用多晶硅栅或者金属栅或者 FUSI栅等，本实施例采用淀积金属氮化钛(TiN)作为栅，然后光刻定义出栅结构并刻蚀去 除多余部分，如图1(e)所示金属栅5。步骤6 在栅极两侧形成侧墙。侧墙可以通过淀积SW2或Si3N4并且刻蚀形成侧 墙，也可以采用先Si3N4再SiO2的双侧墙。如图1(f)所示，本实施例采用淀积二氧化硅并 且干法刻蚀的方法，在栅的两侧可以形成一个隔离结构6 (侧墙结构)。步骤7 源漏区域淀积的一高k介质层。该高k介质层通过淀积薄层金属后氧化 或者ALD直接淀积得到，由于此薄层用于调节源漏-沟道的势垒，要求介质层光频介电常 数ε 4. 5以及导带偏移量AEc < 2eV0氧化钇(Y2O3)、氧化铪(HfO2)、氧化锆(&02)等 高k介质材料都满足以上要求，本优选实施例采用氧化钇(Y2O3)，其厚度约为1 3nm，如图 1(g)中薄层7所示。步骤8 溅射低功函数金属薄膜，可采用铝(Al)、钛(Ti)、钇⑴等金属，本优选实 施例为铝。可以采用物理气相淀积方式，如蒸镀或溅射，在半导体衬底上淀积一层铝膜8，其 厚度范围在50 500nm，如图1(h)所示。步骤9 形成金属源漏。如图l(i)所示，通过光刻定义图形然后刻蚀形成源漏结 构，得到金属源漏9。步骤10 形成接触孔、金属连线。用化学汽相淀积方法淀积氧化层，光刻定义出开 孔位置并刻蚀二氧化硅，形成接触孔；然后溅射金属层，比如Al、Al-Ti等，并光刻定义出连 线图形，经过刻蚀后，即形成金属连线图形，最后通过低温退火过程合金，形成金属连线层 10。最后完成图如图l(j)所示。本发明提出了一种锗基肖特基NMOS晶体管的制备方法。此方法不但降低了锗基NMOS源漏处电子的势垒高度，改善了锗基肖特基NMOS晶体管的电流开关比，提升了锗基肖 特基NMOS晶体管的性能，而且与硅CMOS技术完全兼容，保持了工艺简单的优势。相对于现 有工艺制备方法，所述半导体器件结构及其制造方法简单有效地提升锗基肖特基NMOS晶 体管的性能。 以上通过优选实施例详细描述了本发明所提出的制备方法，本领域的技术人员应 当理解，以上所述仅为本发明的优选实施例，在不脱离本发明实质的范围内，可以对本发明 的器件结构做一定的变形或修改，例如源漏结构也可采用提升、凹陷源漏结构或者其他新 结构如FinFET等；其制备方法也不限于实施例中所公开的内容，凡依本发明权利要求所做 的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种锗基肖特基N型场效应晶体管的制备方法，具体步骤如下 1-1)在锗基衬底上制作MOS晶体管结构；1-2) 源漏区域上淀积一高k介质层，该介质层的光频介电常数ε以及导带偏移量Δ & < 2eV ；1-3)溅射低功函数金属薄膜； 1-4)形成金属源漏；1-5)形成接触孔、金属连线。
2.如权利要求1所述的制备方法，其特征在于，步骤1-1)具体包括2-1)在衬底上制作隔离区； 2-2)淀积栅介质层；2-3)形成栅结构； 2-4)形成侧墙结构。
3.如权利要求1所述的制备方法，其特征在于，所述锗基衬底是体锗衬底、锗覆绝缘衬 底(GOI)或外延锗衬底。
4.如权利要求1所述的制备方法，其特征在于，所述肖特基晶体管的源、漏制作成提 升、凹陷结构或者FinFET。
5.如权利要求1所述的制备方法，其特征在于，所述高k介质层为氧化钇(Y2O3)、氧化 铪(HfO2)或氧化锆( )。
6.如权利要求1所述的制备方法，其特征在于，高k介质层的厚度为1 3nm。
7.如权利要求1所述的制备方法，其特征在于，所述步骤1-3)的金属薄膜为铝膜或其 他低功函数金属膜。
全文摘要
本发明提供一种锗基肖特基N型场效应晶体管的制备方法，属于超大规模集成电路(ULSI)工艺制造技术领域。本发明在锗衬底和金属源、漏之间制作一high-k介质薄层。此薄层一方面可以阻挡金属中的电子波函数在半导体禁带当中引入MIGS界面态，同时还能够对锗界面的悬挂键进行钝化；另一方面，由于绝缘介质层的厚度非常薄，电子基本上可以自由通过，所以不会明显增加源漏的寄生电阻。通过此方法，可以减弱费米能级顶扎效应，使费米能级靠近锗的导带位置，使电子势垒降低，从而改善锗基肖特基晶体管的电流开关比，提高NMOS器件的性能。
文档编号H01L21/336GK102136428SQ201110026949
公开日2011年7月27日 申请日期2011年1月25日 优先权日2011年1月25日
发明者云全新, 安霞, 张兴, 李志强, 郭岳, 黄如, 黄英龙 申请人:北京大学