专利名称：半导体器件和形成高衰减平衡带通滤波器的方法
技术领域：
本发明总体上涉及半导体器件，并且更具体地说涉及半导体器件和形成高衰减平衡带通滤波器的方法。
背景技术：
在现代电子产品中通常会发现有半导体器件。半导体器件在电部件的数量和密度上有变化。分立的半导体器件一般包括一种电部件，例如发光二极管(LED)、小信号晶体管、 电阻器、电容器、电感器、以及功率金属氧化物半导体场效应晶体管(M0SFET)。集成半导体器件通常包括数百到数百万的电部件。集成半导体器件的实例包括微控制器、微处理器、电荷耦合器件(CXD )、太阳能电池、以及数字微镜器件(DMD )。半导体器件执行多种功能，例如高速计算、发射和接收电磁信号、控制电子器件、 将日光转换成电、以及为电视显示器生成可视投影。在娱乐、通信、功率转换、网络、计算机、 以及消费品领域中有半导体器件的存在。在军事应用、航空、汽车、工业控制器、以及办公设备中也有半导体器件的存在。半导体器件利用半导体材料的电特性。半导体材料的原子结构允许通过施加电场或基极电流(base current)或者通过掺杂工艺来操纵(manipulated)它的导电性。掺杂把杂质引入半导体材料中以操纵和控制半导体器件的导电性。半导体器件包括有源和无源电结构。有源结构(包括双极和场效应晶体管)控制电流的流动。通过改变掺杂水平并且施加电场或基极电流，晶体管促进或限制电流的流动。 无源结构(包括电阻器、电容器、和电感器)产生执行多种电功能所必需的电压和电流之间的关系。无源和有源结构被电连接以形成电路，所述电路能够使半导体器件执行高速计算和其它有用的功能。通常利用两个复杂的制造工艺来制造半导体器件，即前端制造和后端制造，每个可能包括数百个步骤。前端制造包括在半导体晶片的表面上形成多个管芯。每个管芯通常相同并且包括通过电连接有源和无源部件形成的电路。后端制造包括从已完成的晶片单体化(singulating)单个管芯并且封装管芯以提供结构支撑和环境隔离。半导体制造的一个目标是制造更小的半导体器件。更小的半导体器件通常消耗更少功率、具有更高的性能、并且能够被更有效地制造。另外，更小的半导体器件具有更小的占地面积(footprint)，其对于更小的最终产品而言是期望的。通过改善导致产生具有更小、更高密度的有源和无源部件的管芯的前端工艺可以实现更小的管芯尺寸。通过改善电互连和封装材料，后端工艺可以产生具有更小占地面积的半导体器件封装。半导体制造的另一个目标是制造较高性能半导体器件。器件性能的提高可以通过形成能够在较高速度下工作的有源部件来实现。在高频应用中，例如射频(RF)无线通信，集成无源器件(IPD)常常被包含在半导体器件内。IPD的实例包括电阻器、电容器和电感器。 典型RF系统需要在一个或多个半导体封装中的多个IPD来执行所需的电功能。平衡一不平衡变换器(Balims)和RF带通滤波器在无线通信系统中是重要部件。
5平衡一不平衡变换器抑制电噪声，执行阻抗变换和匹配，并且通过电磁耦合最小化共模噪声。带通滤波器通过使具有指定带宽的信号经过来除去来自露天环境和信号路径的不想要的噪声或干扰并且抑制通带以外的信号。在图1中示出利用LC (电感器和电容器)谐振器实现的常规RF带通滤波器10。 电感器或线圈12包括耦合到端口 14和端口 16的第一和第二末端端子。在一个实施例中， 端口 14是单端不平衡端口并且端口 16是接地端子。可替换地，端口 16是单端不平衡端口并且端口 14是接地端子。电容器18被耦合在端口 14和16之间。电感器12和电容器18 构成第一 LC谐振器。电感器或线圈20包括耦合到平衡端口 22和M的第一和第二末端端子。电容器沈被耦合在平衡端口 22和M之间。电感器20和电容器沈构成第二 LC谐振器。电感器或线圈观包括末端端子30和32。电容器34被串联耦合在电感器观的末端端子30和32之间。电感器28和电容器34构成第三LC谐振器。电感器28以平面分离的方式无交叠地形成在电感器12和20的周边周围。电感器观可以具有比电感器12和20更大、更小、或对称的值。电感器12和20有相同的尺寸和形状(例如矩形、多边形、或圆形)并且被缠绕以产生磁耦合。在图2中示出另一个常规RF带通滤波器36。在该情形下，电感器或线圈37具有耦合到端口 38和端口 39的第一和第二末端端子。在一个实施例中，端口 38是单端不平衡端口并且端口 39是接地端子。可替换地，端口 39是单端不平衡端口并且端口 38是接地端子。电容器40被耦合在端口 38和端口 39之间。电感器37和电容器40构成第一 LC谐振器。电感器或线圈41包括耦合到平衡端口 42和43的第一和第二末端端子。电容器44被耦合在平衡端口 42和43之间。电感器41和电容器44构成第二 LC谐振器。电感器或线圈 45包括末端端子46和47。电容器48被串联耦合在电感器41的末端端子46和47之间。 电感器45和电容器48构成第三LC谐振器。电感器37和41以垂直电隔离和平面分离的方式覆盖电感器45。电感器45可以具有比电感器37和41更大、更小、或对称的值。电感器37和41有相同的尺寸和形状(例如矩形、多边形、或圆形)并且被缠绕以产生磁耦合。对于最佳信号质量而言在阻带处的高衰减和抑制以及在通带处的低插入损耗是优选的。例如，在蜂窝式电话中的WiMAX器件或WiFi应用在蜂窝式电话频带(800 MHz到 2100 MHz)和WiFi频带(4900 MHz到5900 MHz)处必须具有足够的衰减。然而，在两端口带通滤波器中，平衡状态是难以实现的。在输入线圈和输出线圈具有相同尺寸和形状的情况下，如图1和2中所示，对于非50欧姆匹配(例如100欧姆或复数阻抗)而言，阻抗变换比被限制。另外，相同尺寸的输入和输出线圈通常不能在阻带处实现期望的高衰减和抑制响应。
发明内容
存在对在阻带处具有高衰减和抑制并且在通带处具有低插入损耗的RF带通滤波器的需要。因此，在一个实施例中，本发明是一种包括衬底和形成在衬底上的带通滤波器的半导体器件。带通滤波器包括被缠绕以展现电感特性的第一导电迹线(具有耦合到半导体器件的第一端子的第一末端和耦合到半导体器件的第二端子的第二末端)、和耦合在第一导电迹线的第一和第二末端之间的第一电容器。带通滤波器进一步包括被缠绕以展现电感特性的第二导电迹线(具有耦合到半导体器件的第三端子的第一末端和耦合到半导体器件的第四端子的第二末端)、耦合在第二导电迹线的第一和第二末端之间的第二电容器、和围绕第一和第二导电迹线缠绕以展现电感特性的第三导电迹线。第二导电迹线具有与第一导电迹线不同的尺寸和形状。在另一个实施例中，本发明是一种包括衬底和形成在衬底上并且被缠绕以展现电感特性的第一导电迹线(具有耦合到半导体器件的第一端子的第一末端和耦合到半导体器件的第二端子的第二末端)的半导体管芯。第二导电迹线(具有耦合到半导体器件的第三端子的第一末端和耦合到半导体器件的第四端子的第二末端)形成在衬底上并且被缠绕以展现电感特性。第二导电迹线具有与第一导电迹线不同的尺寸或形状。第三导电迹线形成在衬底上并且围绕第一和第二导电迹线缠绕以展现电感特性。在另一个实施例中，本发明是一种包括衬底和形成在衬底上的第一电感器的半导体器件。第二电感器形成在衬底上。第二电感器具有与第一电感器不同的尺寸或形状。第三电感器形成在第一和第二电感器周围。在另一个实施例中，本发明是一种形成半导体管芯的方法，所述方法包括提供衬底以及在衬底上形成第一导电迹线的步骤。第一导电迹线(具有耦合到半导体器件的第一端子的第一末端和耦合到半导体器件的第二端子的第二末端)被缠绕以展现电感特性。所述方法进一步包括在衬底上形成第二导电迹线以及在衬底上形成第三导电迹线的步骤。第二导电迹线(具有耦合到半导体器件的第三端子的第一末端和耦合到半导体器件的第四端子的第二末端)被缠绕以展现电感特性。第三导电迹线围绕第一和第二导电迹线缠绕以展现电感特性。第二导电迹线具有与第一导电迹线不同的尺寸或形状。
图1是利用LC谐振器形成的常规带通滤波器； 图2是利用LC谐振器形成的另一个常规带通滤波器； 图3示出具有安装到其表面的不同类型封装的PCB ；
图4a4c示出安装到所述PCB的典型半导体封装的更多细节； 图5示出具有形成在有源表面上的集成无源器件的半导体管芯； 图6示出具有连接到功率放大器和收发器的集成带通滤波器的无线通信系统； 图7示出集成RF带通滤波器的更多细节； 图8示出RF带通滤波器的示意电路图； 图9示出集成RF带通滤波器的另一个实施例； 图10是集成RF带通滤波器的插入损耗和衰减与频率的关系的波形图； 图11是集成RF带通滤波器的插入损耗和衰减在更宽的频率上的波形图；以及图12是集成RF带通滤波器的回波损耗与频率的关系的波形图。
具体实施例方式参考附图在下列描述中的一个或多个实施例中描述本发明，在附图中相似的数字表示相同或类似的元件。虽然根据用来实现本发明的目的的最佳方式描述本发明，但是本领域技术人员将理解的是，它旨在覆盖可以被包含在由被下列公开和各图所支持的所附权利要求及其等效物限定的本发明的精神和范围内的替代物、变型、和等效物。
一般利用两个复杂的制造工艺制造半导体器件前端制造和后端制造。前端制造包括在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包括有源和无源电部件，所述有源和无源电部件被电连接以形成功能电路。有源电部件，例如晶体管和二极管，具有控制电流的流动的能力。无源电部件，例如电容器、电感器、电阻器、和变压器，产生执行电路功能所必需的电压和电流之间的关系。通过包括掺杂、沉积、光刻、刻蚀、和平面化的一系列工艺步骤在半导体晶片的表面上形成无源和有源部件。掺杂通过例如离子注入或热扩散的技术将杂质引入到半导体材料中。所述掺杂工艺改变有源器件中的半导体材料的导电性，将半导体材料转变成绝缘体、 导体，或响应于电场或基极电流动态改变半导体材料导电性。晶体管包括有变化的掺杂类型和程度的区域，所述区域根据需要被设置为使晶体管能够在施加电场或基极电流时促进或限制电流的流动。通过具有不同电特性的材料的层形成有源和无源部件。所述层可以通过部分地由被沉积的材料的类型决定的多种沉积技术形成。例如，薄膜沉积可以包括化学汽相沉积 (CVD)、物理汽相沉积(PVD)、电解电镀、以及无电极电镀(electroless plating)工艺。每个层通常被图案化以形成有源部件、无源部件、或部件之间的电连接的各部分。可以利用光刻图案化所述层，所述光刻包括在将被图案化的层上沉积光敏材料， 例如光致抗蚀剂。利用光将图案从光掩模转移到光致抗蚀剂。利用溶剂将经受光的光致抗蚀剂图案部分除去，暴露将被图案化的下层的各部分。光致抗蚀剂的剩余物被除去，留下被图案化的层。可替换地，利用例如无电极电镀或电解电镀的技术通过直接将材料沉积到通过先前的沉积/刻蚀工艺形成的区域或空隙中来图案化一些类型的材料。在现有图案上沉积材料的薄膜可能会放大下面的图案并且引起不均勻的平面。需要均勻的平面来制造更小和更密集包装的有源和无源部件。可以利用平面化从晶片的表面除去材料和制造均勻平面。平面化包括利用抛光垫抛光晶片的表面。在抛光期间，磨料和腐蚀性化学品被添加到晶片的表面。组合的磨料机械作用和化学品腐蚀作用除去了任何不规则的表面形貌(topography )，产生均勻的平面。后端制造指的是将已完成的晶片切割或单体化成单个管芯，并且然后封装管芯用于结构支撑和环境隔离。为单体化管芯，沿被叫做划片街区(saw street)或划线的晶片非功能区域刻划和断开所述晶片。利用激光切割工具或锯条来单体化晶片。在单体化之后， 单个管芯被安装到封装衬底，所述封装衬底包括用来与其它系统部件互连的引脚或接触焊盘。形成在半导体管芯上的接触焊盘然后被连接到封装内的接触焊盘。可以利用焊料凸块、 柱形凸块(stud bump)、导电胶、或线结合(wirebond)来制作电连接。密封剂或其它成型材料被沉积到封装上以提供物理支撑和电隔离。已完成的封装然后被插入电系统中并且半导体器件的功能可以用到其它系统部件。图3示出具有芯片载体衬底或印刷电路板(PCB)52的电子器件50，所述芯片载体衬底或印刷电路板(PCB) 52具有多个安装在它的表面上的半导体封装。电子器件50可以具有一种半导体封装、或多种半导体封装，这取决于应用。为了说明的目的，在图3中示出不同类型的半导体封装。电子器件50可以是利用半导体封装来执行一个或多个电功能的独立系统。可替换地，电子器件50可以是更大系统的子部件。例如，电子器件50可以是能被插入计算机中
8的图形卡、网络接口卡、或其它信号处理卡。半导体封装可以包括微处理器、存储器、专用集成电路(ASIC)、逻辑电路、模拟电路、RF电路、分立器件、或其它半导体管芯或电部件。在图3中，PCB 52提供普通的衬底用于安装在PCB上的半导体封装的结构支撑和电互连。利用蒸发、电解电镀、无电极电镀、丝网印刷、或其它合适的金属沉积工艺将导电信号迹线(trace) M形成在PCB 52的表面上或各层内。信号迹线M提供半导体封装、安装的部件、以及其它外部系统部件中的每一个之间的电通信。迹线M也将电源和地连接提供给半导体封装中的每一个。在一些实施例中，半导体器件可以具有两个封装级。第一级封装是用来将半导体管芯以机械和电的方式附着到中间载体的技术。第二级封装包括将所述中间载体以机械和电的方式附着到PCB。在其它实施例中，半导体器件可以仅具有第一级封装，其中管芯被以机械和电的方式直接安装到PCB。为了说明的目的，几种第一级封装，包括线结合封装56和倒装芯片58，被示出在 PCB 52上。另外，几种第二级封装，包括球栅阵列(BGA)60、凸块芯片载体(BCC)62、双列直插式封装(DIP)64、岸面栅格阵列(land grid array，LGA)66、多芯片模块(MCM)68、四侧无引脚扁平封装(quad flat non-leaded package, QFN) 70、以及四侧扁平封装72被示出安装在PCB 52上。根据系统要求，利用第一和第二级封装形式的任何组合配置的半导体封装的任何组合、以及其它电子部件，可以被连接到PCB 52。在一些实施例中，电子器件50包括单个附着的半导体封装，虽然其它实施例要求多互连封装。通过在单个衬底上组合一个或多个半导体封装，制造商可以将预先制作的部件并入电子器件和系统中。因为所述半导体封装包括复杂功能，所以可以利用更便宜的部件和流水线制造工艺来制造电子器件。所得到的器件较少可能失效并且制造起来花费较少，对用户而言导致更低的成本。图示出示范性半导体封装。图如示出安装在PCB 52上的DIP 64的更多细节。半导体管芯74包括包含模拟或数字电路的有源区，所述模拟或数字电路被实现为根据管芯的电设计形成在管芯内并且被电互连的有源器件、无源器件、导电层、和介电层。例如，电路可以包括一个或多个晶体管、二极管、电感器、电容器、电阻器、以及形成在半导体管芯74的有源区内的其它电路元件。接触焊盘76是一层或多层的导电材料，例如铝(AL)、 铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、或银(Ag)，并且电连接到形成在半导体管芯74内的电路元件。在DIP 64的组装期间，利用金硅共晶层或粘附材料(例如热的环氧或环氧树脂)将半导体管芯74安装到中间载体78。封装体包括绝缘封装材料，例如聚合物或陶瓷。导体引线80和线结合82在半导体管芯74和PCB 52之间提供电互连。密封剂84被沉积在封装上用于通过防止湿气与粒子进入所述封装以及污染管芯74或线结合82来进行环境保护。图4b示出安装在PCB 52上的BCC 62的更多细节。半导体管芯88利用底层填充材料或环氧树脂粘附材料92被安装到载体90上。线结合94在接触焊盘96和98之间提供第一级封装互连。模塑料或密封剂100被沉积在半导体管芯88和线结合94上以为所述器件提供物理支撑和电隔离。接触焊盘102利用电解电镀或无电极电镀这样合适的金属沉积形成在PCB 52的表面上以防止氧化。接触焊盘102电连接到PCB 52中的一个或多个导电信号迹线M。凸块104被形成在BCC 62的接触焊盘98与PCB 52的接触焊盘102之间。在图如中，利用倒装芯片型第一级封装将半导体管芯58面朝下地安装到中间载体106。半导体管芯58的有源区108包含模拟或数字电路，所述模拟或数字电路被实现为
9根据管芯的电设计形成的有源器件、无源器件、导电层、和介电层。例如，该电路可以包括一个或多个晶体管、二极管、电感器、电容器、电阻器、以及在有源区108内的其它电路元件。 半导体管芯58通过凸块110被电连接和机械连接到载体106。BGA 60利用凸块112电连接和机械连接到具有BGA型第二级封装的PCB 52。半导体管芯58通过凸块110、信号线114、以及凸块112电连接到导电信号迹线M。模塑料或密封剂116被沉积在半导体管芯58和载体106上以为所述器件提供物理支撑和电隔离。 倒装芯片半导体器件提供从半导体管芯58上的有源器件到PCB 52上的导电轨迹的短导电路径以便减小信号传播距离、降低电容、并且改善总的电路性能。在另一个实施例中，半导体管芯58可以在没有中间载体106的情况下利用倒装芯片型第一级封装被以机械和电的方式直接连接到PCB 52。在图5中，相对于图3和示出半导体管芯或封装120，其具有利用基底材料而制作的半导体衬底122，所述基底材料例如是硅(Si )、锗、砷化镓(GaAs )、玻璃、低温共烧陶瓷(LTCC)、PCB、或其它体半导体材料，用于结构支撑。有源区IM形成在半导体衬底122 的顶表面上。有源区1 包括模拟或数字电路，所述模拟或数字电路被实现为根据管芯的电设计和功能形成在管芯内并且电互连的有源器件、无源器件、导电层、和介电层。例如，该电路可以包括一个或多个晶体管、二极管、和形成在管芯的有源表面内的其它电路元件以实现模拟电路或数字电路。半导体管芯122也包括一个或多个IPD，例如薄膜电感器、电容器、和电阻器，用于RF信号处理。有源区124占据半导体管芯120的总厚度或高度Hl的大约5-10%。在一个实施例中，半导体管芯120占据2.0毫米(mm) X 1.3 mmXO. 4 mm的区域。半导体管芯120可以利用倒装芯片、接合线、或互连引脚电连接到其它器件。包括多个IPD的半导体器件可以在高频应用，例如微波雷达、电信、无线收发器、 电子开关、和执行RF电功能的其它器件中使用。IPD为电路功能提供电特性，所述电路功能例如是平衡-不平衡变换器、谐振器、高通滤波器、低通滤波器、带通滤波器(BPF)、对称 Hi-Q谐振变压器、匹配网络、RF耦合器、和调谐电容器。例如，IPD可以用作前端无线RF部件，所述前端无线RF部件可以位于天线和收发器之间。平衡-不平衡变换器通过电磁耦合最小化共模噪声、抑制电噪声并且执行阻抗变换和匹配。在一些应用中，在公共衬底上形成多个平衡-不平衡变换器，允许多带操作。例如，在用于移动电话或其它GSM通信的四频中使用两个或更多个平衡-不平衡变换器，每个平衡-不平衡变换器专用于四频器件的操作的频带。带通滤波器可以被用来抑制通带以外的输出信号中的谐波含量。典型的RF系统在一个或多个半导体封装中需要多个IPD和其它高频电路以执行必要的电功能。无线应用可以是使用多带操作(例如宽带码分多址(WCDMA)带(PCS、IMT、低)和全球移动通信系统 (GSM)带(低和高))的蜂窝式电话。图6示出使用RF集成电路(RFIC) 128的无线通信系统1沈。RFIC 128包括集成在单个半导体管芯120的衬底122上的作为IPD的RF带通滤波器。例如，RF带通滤波器可以在2. 46 — 2. 69 GHz的频带中操作。RFIC 1 在端子130上接收RF信号并且在不同端口 134和136上将经带通滤波的RF信号提供给功率放大器(PA)和收发器138。PA和收发器138放大经滤波的RF信号以进行发射并且全双工地接收RF信号，以及对所述信号进行滤波和调节以便进一步处理。在图7中示出具有利用LC谐振器实现的集成RF带通滤波器140的RFIC 128的更多细节。导电迹线或线圈142被缠绕以展现电感特性并且包括耦合到端口 144和端口 146 的第一和第二末端端子。在一个实施例中，端口 144是单端不平衡端口并且端口 146是接地端子。可替换地，端口 146是单端不平衡端口并且端口 144是接地端子。电容器148被耦合在端口 144和146之间。电感器142和电容器148构成第一 LC谐振器。导电迹线或线圈150被缠绕以展现电感特性并且包括耦合到平衡端口 152和端口 IM的第一和第二末端端子。中心抽头端子156被耦合在电感器150的第一和第二端子的中间。中心抽头端子 156是虚接地，在差分模式中没有电流流动。电容器158被耦合在平衡端口 152和IM之间。电感器150和电容器158构成第二 LC谐振器。导电迹线或线圈160被缠绕以展现电感特性并且包括末端端子162和164。电容器166与电感器160的末端端子162和164串联耦合。电感器160和电容器166构成第三LC谐振器。电感器160以平面分离的方式无交叠地设置在电感器142和150的周边周围。电感器142相对于电感器150具有不同的尺寸和/或形状。在一个实施例中，导电迹线142 是30 — 50微米(μ m)宽并且被形成为具有Dl = 200 μ m和D2 = 400 μ m的外部尺寸的椭圆形状。导电迹线150是30 — 50 μ m宽并且被形成为具有圆角并且具有D3 = 600 ym 和D4 = 400 μ m的外部尺寸的矩形形状。电感器142与电感器150分开D5 = 100 ym； 电感器142与电感器160分开D6 = 50 μ m ；电感器150与电感器160具有最大间隔D7 = 100 μπι。电感器142和150也可以具有圆形、多边形、或共形形状(conformal shape)，用来增强品质因子以及减小管芯面积。不同尺寸的电感器142和150产生不同的端口阻抗。图8示出具有电感器142、150、和160以及电容器148、158、和166的RF带通滤波器140的电气示意图。电感器142、150、和160被缠绕以在电感器之间产生相对小的磁耦合 (例如耦合系数小于0. 2)，用于抑制带中的高衰减。例如，电感器142、150、和160的值分别被设置成0. 46、1. 1、和2. 6纳亨(nH)。电容器148、158、和166的值分别被设置成8. 5,3. 6、 和1. 7皮法(pF)。电感器142和160之间的耦合系数是CC142 — 160 = 0. 13，电感器150 和160之间的耦合系数是CC150 - 160 = 0. 13，并且电感器142和150之间的耦合系数是 CC142 - 150 = 0. 04。电感器142和160之间的耦合通过增加D6而减小，导致更窄的通带响应，尤其是在响应的高频边缘处。电感器150和160之间的耦合通过减小D5而增加，并且在通带的较低侧的衰减极移动到高频，导致更窄的带宽，以及更高的抑制。电感器150和 160之间的耦合系数应当匹配电感器142和150之间的耦合。所述布局以中心抽头LC谐振器150、158提供平衡操作。在另一个实施例中，在图9中示出利用LC谐振器实现的集成RF带通滤波器170。 导电迹线或线圈172被缠绕以展现导电特性并且包括耦合到端口 174和端口 176的第一和第二末端端子。在一个实施例中，端口 174是单端不平衡端口并且端口 176是接地端子。可替换地，端口 176是单端不平衡端口并且端口 174是接地端子。电容器178被耦合在端口 174和端口 176之间。电感器172和电容器178构成第一 LC谐振器。导电迹线或线圈180 被缠绕以展现电感特性并且包括耦合到平衡端口 182和184的第一和第二末端端子以及中心抽头端子186。中心抽头端子186是虚接地，在差分模式中没有电流流动。电容器188被耦合在平衡端口 182和184之间。电感器180和电容器188构成第二 LC谐振器。导电迹线或线圈190被缠绕以展现电感特性并且包括末端端子192和194。电容器196与电感器 190的末端端子192和194串联耦合。电感器190和电容器196构成第三LC谐振器。共面接地结构198形成在电感器190周围以便于G-S-G探针测量。电感器190以平面分离的方式无交叠地设置在电感器172和180的周边周围。电感器172相对于电感器180具有不同的尺寸和/或形状。在一个实施例中，导电迹线172 是30 — 50 μ m宽并且被形成为具有D8 = 200 μ m和D9 = 400 μ m的外部尺寸的椭圆形状。导电迹线180是30 — 50 μ m宽并且被形成为具有圆角并且具有DlO = 600 ym和 Dll = 400 μ m的外部尺寸的矩形形状。电感器172与电感器180分开D12 = 100 ym;电感器172与电感器180分开D13 = 50 μ m ；电感器180与电感器190具有最大间隔D14 = 100 μπι。电感器142和150也可以具有圆形、多边形、或共形形状，用来增强品质因子以及减小管芯面积。不同尺寸的电感器142和150产生不同的端口阻抗。图10-12示出2. 46 一 2. 69 GHz带通滤波器的用dB表示的S参数与用GHz表示的频率的关系的比较波形图。图10是插入损耗和衰减，其中线210表示现有技术图1的 RF带通滤波器实施方式(相同尺寸和形状的电感器)，线212表示图7中的本发明实施例的 RF带通滤波器实施方式(不同尺寸和形状的电感器)。图11是在更宽频率范围的情况下图 10的插入损耗和衰减。线212示出与线210相比在2.46 — 2.69 GHz通带以外的更高的衰减。例如，在2.1 GHz (WCDMA)处，与具有一 10 dB衰减的线210相比，线212具有一 25 dB衰减。同样地，在5 GHz (WiFi高带)处，与具有一观dB衰减的线210相比，线212具有一 43 dB衰减。图12是回波损耗，其中线214表示现有技术图1的RF带通滤波器实施方式(相同尺寸和形状的电感器)，线216表示图7中的本发明实施例的RF带通滤波器实施方式(不同尺寸和形状的电感器)。虽然已经详细说明本发明的一个或多个实施例，但是本领域技术人员将理解的是，在不脱离由下列权利要求所阐述的本发明的范围的情况下可以对那些实施例进行变型和修改。
1权利要求
1.一种半导体器件，包括衬底；以及形成在衬底上的带通滤波器，所述带通滤波器包括，(a)第一导电迹线，第一导电迹线被缠绕以展现电感特性，并且具有耦合到半导体器件的第一端子的第一末端和耦合到半导体器件的第二端子的第二末端，(b)耦合在第一导电迹线的第一和第二末端之间的第一电容器，(c)第二导电迹线，第二导电迹线被缠绕以展现电感特性，并且具有耦合到半导体器件的第三端子的第一末端和耦合到半导体器件的第四端子的第二末端，第二导电迹线具有与第一导电迹线不同的尺寸和形状，(d)耦合在第二导电迹线的第一和第二末端之间的第二电容器，以及(e)围绕第一和第二导电迹线被缠绕以展现电感特性的第三导电迹线。
2.根据权利要求1的半导体器件，进一步包括耦合在第三导电迹线的第一和第二末端之间的第三电容器。
3.根据权利要求1的半导体器件，其中第一和第二导电迹线均具有椭圆形、圆形、多边形、或共形形状。
4.根据权利要求1的半导体器件，其中第一和第二导电迹线具有小于0.2的耦合系数，以及第一和第三导电迹线具有小于0. 2的耦合系数，并且第二和第三导电迹线具有小于0.2的耦合系数。
5.根据权利要求1的半导体器件，进一步包括耦合在第二导电迹线的第一和第二末端中间的中心抽头。
6.一种半导体器件，包括衬底；形成在衬底上并且被缠绕以展现电感特性的第一导电迹线，并且具有耦合到半导体器件的第一端子的第一末端和耦合到半导体器件的第二端子的第二末端；形成在衬底上并且被缠绕以展现电感特性的第二导电迹线，并且具有耦合到半导体器件的第三端子的第一末端和耦合到半导体器件的第四端子的第二末端，第二导电迹线具有与第一导电迹线不同的尺寸或形状；以及第三导电迹线，第三导电迹线形成在衬底上并且围绕第一和第二导电迹线被缠绕以展现电感特性。
7.根据权利要求6的半导体器件，进一步包括形成在衬底上并且被耦合在第一导电迹线的第一和第二末端之间的第一电容器；以及形成在衬底上并且被耦合在第二导电迹线的第一和第二末端之间的第二电容器。
8.根据权利要求7的半导体器件，进一步包括形成在衬底上并且被耦合在第三导电迹线的第一和第二末端之间的第三电容器。
9.根据权利要求6的半导体器件，其中第一和第二导电迹线均具有椭圆形、圆形、多边形、或共形形状。
10.根据权利要求6的半导体器件，其中第一和第二导电迹线具有小于0.2的耦合系数，以及第一和第三导电迹线具有小于0. 2的耦合系数，并且第二和第三导电迹线具有小于0.2的耦合系数。
11.根据权利要求6的半导体器件，进一步包括耦合在第二导电迹线的第一和第二末端中间的中心抽头。
12.—种半导体器件，包括衬底；形成在衬底上的第一电感器；形成在衬底上的第二电感器，第二电感器具有与第一电感器不同的尺寸或形状；以及形成在第一和第二电感器周围的第三电感器。
13.根据权利要求12的半导体器件，其中第一电感器包括第一导电迹线，第一导电迹线被缠绕以展现电感特性，并且具有耦合到半导体器件的第一端子的第一末端和耦合到半导体器件的第二端子的第二末端。
14.根据权利要求13的半导体器件，其中第二电感器包括第二导电迹线，第二导电迹线被缠绕以展现电感特性，并且具有耦合到半导体器件的第三端子的第一末端和耦合到半导体器件的第四端子的第二末端。
15.根据权利要求14的半导体器件，其中第三电感器包括被缠绕以展现电感特性的第三导电迹线。
16.根据权利要求15的半导体器件，进一步包括形成在衬底上并且被耦合在第一导电迹线的第一和第二末端之间的第一电容器；以及形成在衬底上并且被耦合在第二导电迹线的第一和第二末端之间的第二电容器。
17.根据权利要求16的半导体器件，进一步包括形成在衬底上并且被耦合在第三导电迹线的第一和第二末端之间的第三电容器。
18.根据权利要求14的半导体器件，其中第一和第二导电迹线均具有椭圆形、圆形、多边形、或共形形状。
19.根据权利要求14的半导体器件，进一步包括耦合在第二导电迹线的第一和第二末端中间的中心抽头。
20.一种形成半导体器件的方法，包括提供衬底；在衬底上形成第一导电迹线，第一导电迹线被缠绕以展现电感特性，并且具有耦合到半导体器件的第一端子的第一末端和耦合到半导体器件的第二端子的第二末端；在衬底上形成第二导电迹线，第二导电迹线被缠绕以展现电感特性，并且具有耦合到半导体器件的第三端子的第一末端和耦合到半导体器件的第四端子的第二末端，第二导电迹线具有与第一导电迹线不同的尺寸或形状；以及在衬底上形成第三导电迹线，第三导电迹线围绕第一和第二导电迹线被缠绕以展现电感特性。
21.根据权利要求20的方法，进一步包括在衬底上形成第一电容器并且将第一电容器耦合在第一导电迹线的第一和第二末端之间；以及在衬底上形成第二电容器并且将第二电容器耦合在第二导电迹线的第一和第二末端之间。
22.根据权利要求21的方法，进一步包括在衬底上形成第三电容器并且将第三电容器耦合在第三导电迹线的第一和第二末端之间。
23.根据权利要求22的方法，其中第一、第二、和第三导电迹线、以及第一、第二、和第三电容器用作带通滤波器。
24.根据权利要求20的方法，其中第一和第二导电迹线均具有椭圆形、圆形、多边形、 或共形形状。
25.根据权利要求20的方法，进一步包括耦合在第二导电迹线的第一和第二末端中间的中心抽头。
全文摘要
本发明涉及半导体器件和形成高衰减平衡带通滤波器的方法。一种半导体器件具有衬底和形成在衬底上的带通滤波器。所述带通滤波器包括被缠绕以展现电感特性的第一导电迹线(具有耦合到半导体器件的第一端子的第一末端和耦合到半导体器件的第二端子的第二末端)和耦合在第一导电迹线的第一和第二末端之间的第一电容器。第二导电迹线(具有耦合到半导体器件的第三端子的第一末端和耦合到半导体器件的第四端子的第二末端)被缠绕以展现电感特性。第二导电迹线具有与第一导电迹线不同的尺寸和形状。第二电容器被耦合在第二导电迹线的第一和第二末端之间。第三导电迹线围绕第一和第二导电迹线被缠绕以展现电感特性。
文档编号H01L23/64GK102208395SQ20111007822
公开日2011年10月5日 申请日期2011年3月30日 优先权日2010年3月30日
发明者R·C·弗里, 刘凯 申请人:新科金朋有限公司