专利名称：一种用于静电防护的反向二极管触发可控硅的制作方法
技术领域：
本发明属于集成电路技术领域，具体是一种用于改善基于可控硅的集成电路ESD 防护器件的可靠性和静态功耗的反向二极管触发可控硅。
背景技术：
自然界的静电放电(ESD)现象对集成电路的可靠性构成严重的威胁。在工业界， 集成电路产品的失效30%都是由于遭受静电放电现象所引起的，而且越来越小的工艺尺寸，更薄的栅氧厚度都使得集成电路受到静电放电破坏的几率大大增加。因此，改善集成电路静电放电防护的可靠性对提高产品的成品率具有不可忽视的作用。静电放电现象的模式通常分为四种HBM(人体放电模式)，匪(机器放电模式)， CDM(组件充电放电模式)以及电场感应模式(FIM)。而最常见也是工业界产品必须通过的两种静电放电模式是HBM和MM。当发生静电放电时，电荷通常从芯片的一只引脚流入而从另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏，同时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而导致电路失效。因此，为了防止内部芯片遭受ESD损伤，对芯片的每个引脚都要进行有效的ESD防护，对ESD 电流进行泄放。在集成电路的正常工作状态下，静电放电保护器件是处于关闭的状态，不会影响输入输出引脚上的电位。而在外部静电灌入集成电路而产生瞬间的高电压的时候，这个器件会开启导通，迅速的排放掉静电电流。ESD静电因为时间短，能量大，往往对电路产生瞬间的冲击导致电路中各器件的损坏。这就要求ESD防护结构不但要有很好的电流泄放能，而且对于ESD静电有一种较快的反应速度。如图1所示，ESD防护电路的安排必须全方位地考虑到ESD测试的各种组合，输入输出接口要具有防护PS，NS，PD及ND四种模式的静电放电，另外，VDD到VSS也要有ESD防护电路。以PS模式为例，输入输出到VSS之间有两条电流泄放路径，分别为路径1和路径 2，而在较小尺寸的芯片中以及较低电压ESD中以路径1泄放电流为主，当ESD放电发生时， 此正的ESD电压会先经输入输出到VDD之间的ESD防护单元跑到VDD电源线，沿着VDD电源线流向VDD与VSS之间的ESD防护电路，再经过此VDD与VSS之间的ESD防护电路流向 VSS电源线，最后通过VSS流出。在ESD防护中，对于输入输出端MOS管的栅极防护一直是一个难题，因为现代集成电路制造工艺不断进步，器件尺寸不断减小，MOS管的栅极氧化层的厚度也一再变小，对于快速的ESD冲击显得越来越脆弱，因此设计一种快速的反应结构来保证栅极氧化层，保证在ESD防护结构开启之前不遭受损坏显得十分有必要
发明内容
本发明公开了一种用于静电防护的反向二极管触发可控硅，能够保证在可控硅防护结构开启前输入输出端MOS管的栅极不被提前击穿。
一种用于静电防护的反向二极管触发可控硅，由在P衬底上设置的N阱电阻、P阱及P衬底电阻、反向二极管、第一双极型晶体管PNP和第二双极型晶体管NPN构成，所述的反向二极管由第二 N+有源注入区和P阱构成，所述的第一双极型晶体管PNP由第二 P+有源注入区、第二 N阱及P衬底构成，所述的第二双极型晶体管NPN由第二 N阱、P衬底和第一 N阱构成；所述的P阱和第二 N阱在P型衬底上依次相邻布置，其中P阱上依次有第一 P+有源注入区、第一 N阱和第二 N+有源注入区；所述的第一 N阱上包含第一 N+有源注入区；所述的第二 N阱上分别有第二 P+有源注入区和第三N+有源注入区。与常用二极管触发可控硅的不同是该可控硅的P阱上内嵌了第一 N阱，并在P阱内增加了第一 N+有源注入区。本发明利用可控硅中反向二极管结构和寄生的阱电阻衬底电阻结构形成电压钳位结构，反应迅速，可以保证在可控硅防护结构开启前栅极不被提前击穿。本发明结合了二极管开启迅速和可控硅防静电能力强两者的优点，结构简单，电流均勻，器件强壮性好，稳定可靠。本发明可以实现从电源到输入输出的防护，电源到地的防护以及输入输出到地的防护。
图1为常见的静电防护框架。图2为本发明等效电路示意图。图3为本发明一种用于静电防护的反向二极管触发可控硅的剖面结构示意图。图4为本发明的版图实现形式示意图。
具体实施例方式本发明中的P阱，N阱，N+有源注入区，P+有源注入区结构采用现有的标准CMOS 集成电路制造工艺即可实现。本发明的等效电路图参见图2，包括第一双极型晶体管PNP14、第二双极型晶体管 NPW5反向二极管13组成，其中第一双极型晶体管PNP14的发射极接电源端，基极通过N阱电阻11接电源端；第二双极型晶体管NPW5的发射极接地端，基极通过P阱和P衬底电阻 12接地端；第一双极型晶体管PNP14的基极与第二双极型晶体管NPW5的集电极相连，第一双极型晶体管PNP14的集电极与第二双极型晶体管NPW5的基极相连；反向二极管13和第一双极型晶体管PNP14并联，反向二极管13的阳极与第一双极型晶体管PNP14的集电极相连，反向二极管13的阴极与第一双极型晶体管PNP14的发射极相连。如图3，一种用于静电防护的反向二极管触发可控硅的剖面结构示意图，在衬底 29上设有P阱26、第一 N阱27和第二 N阱28，其中P阱26上分别有第一 P+有源注入区 21、第一 N阱27和第二 N+有源注入区23，第一 N阱27上包含第一 N+有源注入区22，第二 N阱28上分别有第二 P+有源注入区24和第三N+有源注入区25 ；
第一 P+有源注入区21，位于P阱26内，接至负电源线VSS端。第一 N+有源注入区22，位于第一 N阱27内，接至负电源线VSS端。第二 N+有源注入区23，位于P阱26内，接至电源线VDD端。第二 P+有源注入区24，位于第二 N阱28内，接至电源线VDD端。第三N+有源注入区25，位于第二 N阱28内，接至电源线VDD端。通过改变第二 P+有源注入区24与第三N+有源注入区25之间的距离D可以调节维持电压的大小。如图4，为本发明的版图实现形式 P型衬底29上依次相邻的布置为P阱26、第一 N阱27和第二 N阱28，第一 N阱 27位于P阱26内；第一 P+有源注入区21和第一 N+有源注入区22相连并通过金属层32接到VSS 端； 第二 P+有源注入区24和第三N+有源注入区25和第二 N+有源注入区23相连并通过金属层31接到VDD端。本发明在标准CMOS工艺基础上，利用二极管的反向击穿导通以及二极管在ESD情况下开启迅速的特点，来实现ESD脉冲的快速响应与防护结构的预开启。当阳极端(VDD)发生ESD放电时，对于阳极(VDD)到阴极(VSS)的ESD脉冲会先经过反向二极管13和P阱和P衬底电阻12然后流向阴极(VSS)，P阱和P衬底电阻12上的压降达到第一双极型晶体管NPW4的阈值后开启可控硅，这种开启方式迅速且降低了触发电压，而且在可控硅结构开启工作之前会有一段二极管导通的时间，防止栅极氧化层被快速的静电击穿。
权利要求
1.一种用于静电防护的反向二极管触发可控硅，由在P衬底(29)上设置的N阱电阻 (11)、P阱及P衬底电阻(12)、反向二极管(13)、第一双极型晶体管PNP(14)和第二双极型晶体管NPN(15)构成，其特征在于所述的反向二极管(13)由第二 N+有源注入区(23)和P阱(26)构成， 所述的第一双极型晶体管PNP (14)由第二 P+有源注入区(24)、第二 N阱(28)及P衬底(29)构成，所述的第二双极型晶体管NPN(15)由第二 N阱(28)、P衬底(29)和第一 N阱(27)构成；所述的P阱(26)和第二 N阱(28)在P型衬底(29)上依次相邻布置，其中P阱(26) 上依次有第一 P+有源注入区(21)、第一 N阱(27)和第二 N+有源注入区(23)；所述的第一 N阱(27)上包含第一 N+有源注入区(22)；所述的第二 N阱(28)上分别有第二 P+有源注入区(24)和第三N+有源注入区(25)。
2.根据权利要求1所述的用于静电防护的反向二极管触发可控硅，其特征在于所述的反向二极管触发可控硅的维持电压通过所述的第二 P+有源注入区(24)和第三N+注入区(25)之间的距离D来调节。
全文摘要
本发明公开了一种用于静电防护的反向二极管触发可控硅，由在P衬底上设置的N阱电阻、P阱及P衬底电阻、反向二极管、第一双极型晶体管PNP和第二双极型晶体管NPN构成，所述的反向二极管由N+有源注入区和P阱构成，所述的第一双极型晶体管PNP由P+有源注入区、N阱及P衬底构成，所述的第二双极型晶体管NPN由第二N阱、P衬底和第一N阱构成；所述的P阱上内嵌了第一N阱，并在P阱内增加了第一N+有源注入区。本发明利用反向二极管结构和寄生的阱、衬底电阻结构形成电压钳位，实现ESD脉冲的快速响应与防护结构的预开启，实现了低电压触发以及维持电压可调的静电防护结构。
文档编号H01L27/02GK102263102SQ20111011043
公开日2011年11月30日 申请日期2011年4月28日 优先权日2011年4月28日
发明者吴健, 苗萌, 范鸿燕, 董树荣 申请人:浙江大学