功率用半导体装置的制作方法

专利名称：功率用半导体装置的制作方法
技术领域：
本发明涉及功率用半导体装置。
背景技术：
对于IGBT (Insulated Gate Bipolar Transistor 绝缘栅双极型晶体管)等的功率用半导体装置来说，由于进行处理的功率较大，所以，其通电损失所引起的发热较大。因此，半导体衬底的温度上升较大，此外，导通/截止动作所引起的温度变化也较大。当温度上升、温度变化等较大时，导致引线接合部等的疲劳，使功率循环寿命降低。此外，所谓功率循环寿命是表示功率用半导体装置的可靠性的指标之一，表示由于与动作相伴的温度变化而产生引线接合部的剥离等导致的寿命。专利文献1 日本特开平6_3似876号公报。在功率用半导体装置中，与衬底外周部相比，在衬底中央部温度变高，衬底中央部的温度使衬底整体的温度上升。在上述专利文献1中介绍了具有检测衬底中央部的温度以将温度上升所引起的热破坏防患于未然的功能的半导体装置。具体地说，在专利文献1的半导体装置中，在形成于半导体衬底上的功率用晶体管的中央部(相对于衬底中央部)设置空区域，在该空区域形成有温度检测用晶体管等的温度检测用元件。并且，根据温度检测用元件的检测温度对功率用晶体管进行控制。但是，根据专利文献1的半导体装置，必须确保温度检测用元件的配置区域，所以，导致装置大型化。

发明内容
本发明的目的在于提供一种功率用半导体装置，能够抑制针对衬底整体的温度贡献较大的衬底中央部的温度上升。本发明的一个实施方式的功率用半导体装置具有半导体衬底，并且，在所述半导体衬底的厚度方向流过电流，其特征在于，所述半导体衬底具有电阻控制结构，该电阻控制结构以如下方式构成针对所述电流的电阻在所述半导体衬底的中央部比所述半导体衬底的外周部高。根据上述方式，在厚度方向流过半导体衬底的电流在衬底中央部比衬底外周部小。因此，在衬底中央部，该电流所引起的发热被抑制，由此，衬底中央部的温度上升被抑制。由于衬底中央部的温度对衬底整体的温度贡献较大，所以，能够抑制衬底整体的温度上升。其结果是，能够提高功率循环寿命等的可靠性。此外，根据该实施方式，即便不采用温度检测用元件，也能够起到温度抑制效果，所以，能够避免与采用温度检测用元件相伴的装置大型化。


图1是对实施方式1的IGBT进行概述的平面图；图2是对实施方式1的IGBT进行概述的纵剖面图3是对实施方式1的集电极层进行概述的立体图4是对实施方式1的集电极层的杂质浓度分布进行概述的图5是对实施方式2的IGBT进行概述的图6是对实施方式2的集电极层进行概述的立体图7是对实施方式3的IGBT进行概述的纵剖面图8是对实施方式3的寿命控制层进行概述的立体图9是对实施方式3的寿命控制层的寿命扼杀剂(lifetime killer)浓度分布进行概述的图10是对实施方式4的IGBT进行概述的图； 图11是对实施方式4的寿命控制层进行概述的立体图； 图12是对实施方式5的IGBT进行概述的纵剖面图； 图13是对实施方式5的缓冲层进行概述的立体图； 图14是对实施方式5的缓冲层的杂质浓度分布进行概述的图； 图15是对实施方式6的IGBT进行概述的图； 图16是对实施方式6的缓冲层进行概述的立体图； 图17是对实施方式7的IGBT进行概述的纵剖面图； 图18是对实施方式7的载流子蓄积层进行概述的立体图； 图19是对实施方式7的载流子蓄积层的杂质浓度分布进行概述的图； 图20是对实施方式8的IGBT进行概述的图； 图21是对实施方式8的载流子蓄积层进行概述的立体图； 图22是对实施方式9的IGBT进行概述的纵剖面图； 图23是对实施方式9的基极层进行概述的立体图； 图M是对实施方式9的基极层的杂质浓度分布进行概述的图； 图25是对实施方式10的IGBT进行概述的纵剖面图； 图26是对实施方式11的功率MISFET进行概述的纵剖面图； 图27是对实施方式11的漏极层进行概述的立体图； 图观是对实施方式11的漏极层的杂质浓度分布进行概述的图； 图四是对实施方式12的功率MISFET进行概述的图； 图30是对实施方式12的漏极层进行概述的立体图； 图31是对实施方式13的功率二极管进行概述的纵剖面图。
其中，附图标记说明如下
IOA 10H、10JU0K IGBT (功率用半导体装置) 10LU0M 功率MISFET (功率用半导体装置) ION 功率二极管(功率用半导体装置) 41 中央部 42外周部
100A 100H、100J 100N 半导体衬底
103厚度方向110漂移层(第一半导体层)
120GU20H载流子蓄积层
130J基极层(沟道形成半导体层)
180开关元件
190EU90F 缓冲层
200A.200B集电极层(第二半导体层)
210C、210D 寿命控制层
220L、220M漏极层(第三半导体层)
230阴极层(第三半导体层)
240阳极层(第二半导体层)
300A 300H、300J 300M 电阻控制结构。
具体实施例方式实施方式1
在本实施方式1中，作为功率用半导体装置，示例IGBT。在图1中示出实施方式1的 IGBT10A的半导体芯片的平面图(换言之，俯视图)。IGBT10A至少包括该半导体芯片，进而还能够包括与半导体芯片连接的接合线、搭载有半导体芯片的绝缘性衬底等。以下，对 IGBT10A中所包含的一个半导体芯片进行说明，但是，IGBT10A也能够包括多个半导体芯片。在图1的例子中，IGBT10A的半导体芯片能够大致区分为元件部31和末端部32。 元件部31是例如矩阵状地配置有多个功率用半导体元件(此处是多个IGBT单位元件)的区域。末端部32是形成用于确保元件部31内的功率用半导体元件的耐压的结构(例如，保护环)等的区域。此外，也能够采用不存在末端部32的结构，但是，从提高耐压等的观点出发， 优选设置有末端部32。元件部31是包括芯片中心位置(换言之是衬底中心位置)而扩展的区域，但是，未到达芯片外周边缘(换言之是衬底外周边缘)。末端部32是从元件部31的外周边缘到芯片外周边缘的区域，作成包围元件部31的框架状。换言之，末端部32是从芯片外周边缘向芯片中心位置扩展的框架状的区域，该框架状的末端部32的内侧区域是元件部31。此外，IGBT10A的半导体芯片也能够大致区分为中央部41和外周部42。中央部41 是包括芯片中心位置而扩展的区域，但是，未到达芯片外周边缘。外周部42是从中央部41 的外周边缘到芯片外周边缘的区域，作成包围中央部41的框架状。换言之，外周部42是从芯片外周边缘朝向芯片中心位置扩展的框架状的区域，该框架状的外周部42的内侧区域是中央部41。此处，中央部41作为不超过元件部31的区域而存在。因此，在元件部31内划分为中央部41和外周部42。在该情况下，元件部31跨越中央部41和外周部42，包括中央部 41的整体和外周部42的与中央部41连续的一部分。此外，外周部42跨越末端部32和元件部31，包括末端部32的整体和元件部31的与末端部32连续的一部分。此外，上述各部31、32、41、42在图1的俯视图中图示为二维区域，但是，也是在芯片厚度方向(换言之，衬底厚度方向)投影该二维区域而把握的三维区域。
在图2中示出IGBT10A的半导体芯片的纵剖面图。在图2中图示出一个IGBT单位元件的结构。根据图2的例子，半导体芯片包括半导体衬底(以下有时也略称为“衬底”)100A, 在半导体衬底100A内形成有漂移层110 (与“第一半导体层”对应)、载流子蓄积层120、基极层130、发射极层140、槽(换言之是沟槽)150、栅极绝缘膜160、栅极电极170、缓冲层190、 集电极层200A (与“第二半导体层”对应)。半导体衬底100A是通过对作为原始材料的半导体衬底(例如，硅衬底、碳化硅衬底等)实施了各种处理而得到的衬底。漂移层110是位于衬底100A的一个主面101和另一个主面102之间(但是，从两个主面101、102离开)并且将衬底100A的厚度方向103作为自身的厚度方向而扩展的层。 此处，示例出漂移层110在衬底整体上扩展的情况。根据该例子，漂移层110在设置于元件部31上的多个IGBT单位元件中扩展，并且，被这些单位元件共有。此外，根据该例子，漂移层110具有在中央部41和外周部42都存在的形状。此处，示例出漂移层110的导电类型是N型的情况，更具体地说，示例出漂移层110 是杂质浓度设定在一般被称为低浓度的范围的N型层(N—型层)的情况。此外，漂移层110 的杂质浓度在中央部41和外周部42是相同的。此外，也存在将漂移层称作“基极层”的情况，在该情况下，将漂移层110称作“N基极层110”，将后述的基极层130称作“P基极层130”，由此，将这两层110,130区别开。载流子蓄积层120是位于漂移层110和衬底100A的一个主面101之间并且将衬底厚度方向103作为自身的厚度方向而扩展的层。换言之，对于载流子蓄积层120来说，在衬底厚度方向103，相对于漂移层110 (以漂移层110为基准)，位于一个主面101侧，在该厚度方向103，与漂移层110相面对。载流子蓄积层120是与漂移层110连续的层，但是，从一个主面101离开。此处，示例出载流子蓄积层120在衬底整体上扩展的情况。根据该例子，载流子蓄积层120在设置于元件部31上的多个IGBT单位元件中扩展，并且，被这些单位元件共有。此外，根据该例子，载流子蓄积层120具有在中央部41和外周部42都存在的形状。此处，示例出载流子蓄积层120的导电类型是N型的情况，更具体地说，示例出载流子蓄积层120是杂质浓度比漂移层110高并且杂质浓度设定在一般被称作高浓度的范围的N型层(N+型层)的情况。此外，载流子蓄积层120的杂质浓度在中央部41和外周部42 是相同的。基极层130是位于载流子蓄积层120和衬底100A的一个主面101之间并且将衬底厚度方向103作为自身的厚度方向而扩展的层。换言之，对于基极层130来说，在衬底厚度方向103，相对于漂移层110以及载流子蓄积层120，位于一个主面101侧，在该厚度方向 103隔着载流子蓄积层120与漂移层110面对。基极层130从载流子蓄积层120连续，并到达一个主面101。但是，在基极层130的一部分形成有后述的发射极层140。此处，示例出基极层130在衬底整体上扩展的情况。根据该例子，基极层130在设置于元件部31上的多个IGBT单位元件中扩展，并被这些单位元件共有。此外，根据该例子，基极层130具有在中央部41和外周部42都存在的形状。此处，示例出基极层130的导电类型是P型并且其杂质浓度在中央部41和外周部42中相同的情况。此外，如后所述，由于基极层130是在MIS (Metal Insulator kmiconductor)结构中形成沟道的半导体层，所以，也可以将基极层130称作“沟道形成半导体层130”。对于发射极层140来说，作为占据基极层130的一部分区域的阱而设置。发射极层140从衬底100A的一个主面101形成到预定深度，但是，比基极层130浅，因此，与载流子蓄积层120分离。在该情况下，对于发射极层140来说，在衬底厚度方向103，相对于漂移层110、载流子蓄积层120、基极层130的一部分，位于一个主面101侧，在该厚度方向103， 隔着载流子蓄积层120和基极层130的一部分，与漂移层110面对。发射极层140单独地设置在元件部31内的各IGBT单位元件100中，此外，在中央部41和外周部42的任意一个中都设置。此处，示例出发射极层140的导电类型是N型的情况，更具体地说，示例出发射极层140是杂质浓度比漂移层110高并且是N+型层的情况。此外，杂质浓度在中央部41的发射极层140和外周部42的发射极层140中是相同的。槽150从衬底100A的一个主面101朝向另一个主面102侧贯通发射极层140、基极层130、载流子蓄积层120，形成到漂移层110内的预定深度。槽150单独设置在元件部 31内的各IGBT单位元件100中，此外，在中央部41和外周部42的任意一个中都设置。栅极绝缘膜160设置在槽150的内表面(更具体地说是侧面以及底面)上，但是，不将槽150完全填埋。栅极绝缘膜160能够由例如硅氧化物、硅氮化物等构成。栅极电极170 配置在栅极绝缘膜160上，填充槽150。换言之，栅极电极170隔着栅极绝缘膜160埋设在槽150内。栅极电极170能够由例如多晶硅、各种金属材料等构成。此外，栅极电极170在未图示的位置被引出，连接到未图示的栅极焊盘。缓冲层190是位于漂移层110和衬底100A的另一个主面102之间并且将衬底厚度方向103作为自身的厚度方向而扩展的层。换言之，对于缓冲层190来说，在衬底厚度方向103，相对于漂移层110，位于另一个主面102侧，在该厚度方向103，与漂移层110面对。 缓冲层190是从漂移层110连续的层，但是，从另一个主面102离开。此处，示例出缓冲层 190在衬底整体上扩展的情况。根据该例子，缓冲层190在设置于元件部31上的多个IGBT 单位元件中扩展，并且，被这些单位元件共有。此外，根据该例子，缓冲层190具有在中央部 41和外周部42都存在的形状。此处，示例出缓冲层190的导电类型是N型的情况，更具体地说，示例出缓冲层190 是杂质浓度比漂移层110高并且是N+型层的情况。此外，缓冲层190的杂质浓度在中央部 41和外周部42是相同的。集电极层200A是位于缓冲层190和衬底100A的另一个主面102之间并且将衬底厚度方向103作为自身的厚度方向而扩展的层。此时，对于集电极层200A来说，在衬底厚度方向103，相对于漂移层110以及缓冲层190，位于另一个主面102侧，在该厚度方向103， 隔着缓冲层190与漂移层110面对。集电极层200A从缓冲层190连续并且到达另一个主面102。此处，示例出集电极层200A在衬底整体上扩展的情况。根据该例子，集电极层200A 在设置于元件部31上的多个IGBT单位元件中扩展，并且，被这些单位元件共有。此外，根据该例子，基极层130具有在中央部41和外周部42都存在的形状。此处，示例出集电极层200A的导电类型是P型的情况。关于集电极层200A的杂质浓度，以后叙述。此外，也能够在各层中采用与上述示例的导电类型相反的导电类型，对半导体衬底100A进行变形。对于该变形例来说，后述的各种结构也是相同的。根据图2的例子，IGBT10A的半导体芯片还包括绝缘层252、发射极电极254、集电极电极256。绝缘层252以将衬底100A的一个主面101的槽150的开口堵塞的方式配置，并且， 覆盖栅极电极170。此外，在图2的例子中，绝缘层252并不延伸到发射极层140上，但是， 该绝缘层252也可以延伸到发射极层140上。发射极电极2M在衬底100A的一个主面101上扩展，并且，与基极层130以及发射极层140相接触。发射极电极2M也在绝缘层252上延伸。根据该例子，发射极电极2M 在设置于元件部31上的多个IGBT单位元件中扩展，并且，被这些单位元件共有。集电极电极256在衬底100A的另一个主面102上扩展，并且，与集电极层200A相接触。根据该例子，集电极电极256在设置于元件部31上的多个IGBT单位元件中扩展，并且，被这些单位元件共有。然后，对IGBT10A的动作进行概述。首先，对IGBT10A的导通状态进行概述。在发射极电极2M和集电极电极256之间施加预定的集电极电压(VeE > 0)的状态下，对发射极电极2M和栅极电极170之间施加预定的栅极电压(VeE > 0)，由此，实现导通状态。根据这样的电压施加状态，在基极层130 中，在栅极电极170附近形成N型沟道。该沟道形成在发射极层140和载流子蓄积层120 之间，由此，从发射极电极邪4通过该沟道向漂移层110注入电子。利用所注入的电子，使漂移层110和集电极层200A之间成为正偏状态，从集电极层200A向漂移层110注入空穴。 由此，在集电极电极256与发射极电极邪4之间，换言之，在衬底100A的厚度方向103流过 IGBT10A的电流(也称作集电极电流、导通电流、主电流)。然后，对IGBT的截止状态进行说明。截止状态是通过使栅极电压VeE < 0来实现的。根据该电压施加状态，上述沟道消失，不从发射极电极254向漂移层110注入电子。电子的注入消失，由此，来自集电极层200A的空穴的注入也消失。其结果是，不流过电流。此处，栅极电极170、栅极绝缘膜160、基极层130构成的层叠结构(在图2的剖面图中，把握为在与衬底厚度方向103正交的方向上层叠)形成所谓的MIS结构。此外，对于MIS结构来说，在栅极绝缘膜160是氧化膜的情况下，特别地被称作MOS (Metal Oxide Semiconductor 金属氧化物半导体)结构。对于该MIS结构来说，从上述的动作概述可知， 在基极层130内形成有沟道，由此，流过IGBT10A的电流，利用沟道的不形成，切断电流。即， 对IGBT10A的电流的通/断进行控制的开关元件180包括该MIS结构而形成。对于开关元件180来说，根据上述结构可知，在各IGBT单位元件中单独设置。这些多个开关元件180的栅极电极170在未图示的位置共同(换言之并联)连接，因此，开关元件180同步动作。此外，也能够采用不具有载流子蓄积层120的结构，但是，从以下方面考虑，优选设置载流子蓄积层120的结构。即，如上所述，载流子蓄积层120的载流子浓度比漂移层 110高，所以，载流子蓄积层120和基极层130的结部分(junction)的内置电位比不具有载流子蓄积层120的结构的漂移层110和基极层130的结部分的内置电位高。该高的内置电位成为防止从集电极层200A注入到漂移层110的空穴向发射极侧穿过的势垒。因此，空穴蓄积在载流子蓄积层120中。由此，发射极侧的载流子密度增加，针对导通电流的电阻(即， 导通电阻)降低。此外，流过导通电流时的集电极电压Vce (即导通电压)降低。此外，在截止状态即耐压保持状态下，为了防止耗尽层到达集电极层200A的穿通现象而设置有缓冲层190。在图2中示出了穿通(Punch Through :PT)型结构。此外，也能够采用不具有缓冲层190的非穿通(Non Punch Through =NPT)型结构。在图3中示出对集电极层200A进行概述的立体图。在图3中，从衬底100A中去掉集电极层200A而进行图示。此外，在图4中，示出对通过中央部41的纵剖面的集电极层 200A的杂质浓度分布进行概述的图。如图3以及图4所示，集电极层200A大致区分为存在于中央部41内的部分201 和存在于外周部42内的部分202。特别是，相当于中央部41的部分201的杂质浓度设定得比相当于外周部42的部分202的杂质浓度低(参照图4)。S卩，集电极层200A的杂质浓度在中央部41比外周部42低。此外，在图4中示例出两部分201、202的杂质浓度急剧变化的分布，但是，这样的变化也可以具有倾斜。此外，在此处示例出低浓度部分201和高浓度部分202这二者是杂质浓度设定在一般被称作高浓度的范围的P型层(P+型层)的情况，但是，例如，对于低浓度部分201，能够采用成为P型的浓度范围，对于高浓度部分202，能够采用成为P+型的浓度范围。根据具有这样的杂质浓度分布的集电极层200A，从集电极层200A向漂移层110注入的空穴的注入效率在中央部41比外周部42低。由此，针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高。即，用于使针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高的电阻控制结构300A由集电极层200A构成。根据电阻控制结构300A，在衬底厚度方向103流过衬底100A的电流(更具体地说， 其电流密度)在中央部41比外周部42低。因此，在中央部41，由该电流引起的发热被抑制， 由此，中央部41的温度上升被抑制。由于中央部41的温度对衬底整体的温度贡献大，所以， 能够抑制衬底整体的温度上升。其结果是，能够提高功率循环寿命等的可靠性。此外，根据电阻控制结构300A，即使不使用温度检测用元件，也起到温度抑制效果，所以，能够避免伴随温度检测用元件的采用的装置大型化。IGBT10A能够利用已知的各种处理进行制造。例如，准备最终提供漂移层110的N — 型的半导体衬底作为原始材料，对该衬底进行离子注入、外延成膜、掩模工艺(masking)、刻蚀、氧化等的处理，由此，能够形成IGBT10A的上述结构。例如，对于集电极层200A来说，能够通过将对中央部41和外周部42这二者同时进行的离子注入和选择性地只对外周部42进行的离子注入组合来形成。但是，也可以利用其他方法形成集电极层200A。实施方式2
在图5中示出对实施方式2的IGBT10B进行概述的图。在图5中，为了容易理解说明， 在图面右侧示出相当于图1的平面图，并且，在图面左侧上部示出中央部41的纵剖面图，在图面左侧下部示出外周部42的纵剖面图。对于IGBT10B来说，除了包括半导体衬底100B代替半导体衬底100A (参照图2)这一点外，具有基本与IGBT10A (参照图1以及图2)相同的结构。半导体衬底100B除了包括集电极层200B来代替集电极层200A这一点之外，具有基本与半导体衬底100A相同的结构。图6示出对集电极层200B进行概述的立体图。在图6中，从衬底100B中去掉集电极层200B进行图示。如图5以及图6可知，集电极层200B做成存在于外周部42但不存在于中央部41的形状。此处，在集电极层200B内，杂质浓度均勻。集电极层200B的其他样态基本上与集电极层200A (参照图2)相同。此外，在不存在集电极层200B的中央部41，缓冲层190延伸到衬底100B的另一个主面102，并且，与集电极电极256接触(参照图5中的左侧上部分的图)。根据具有上述形状集电极层200B，从集电极层200B向漂移层110注入的空穴的注入效率在中央部41比外周部42低。由此，针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高。即，用于使针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高的电阻控制结构300B (参照图6)由集电极层200B构成。根据这样的电阻控制结构300B，也能够得到与电阻控制结构300A (参照图3)相同的效果。IGBT10B也能够利用已知的各种处理进行制造。例如，通过仅对外周部42选择性地进行离子注入，从而能够形成集电极层200B。但是，也可利用其他方法形成集电极层 200B。实施方式3
在图7中示出对实施方式3的IGBT10C进行概述的纵剖面图。对于IGBT10C来说，除了代替半导体衬底100A (参照图2)而包括半导体衬底100C这一点之外，具有基本上与 IGBT10A (参照图1以及图2)相同的结构。对于半导体衬底100C来说，除了包括集电极层 200来代替集电极层200A (参照图2)这一点以及追加了寿命控制层210C这一点之外，具有基本上与半导体衬底100A相同的结构。对于集电极层200来说，在中央部41和外周部42具有相同的杂质浓度，关于其他结构，与集电极层200A (参照图2)相同地构成。寿命控制层210C是设置在漂移层110内并且将衬底厚度方向103作为自身的厚度方向而扩展的层。因此，对于寿命控制层210C来说，在衬底厚度方向103，相对于缓冲层 190以及集电极层200，位于一个主面101侧，在该厚度方向103，隔着缓冲层190与集电极层200面对。对于寿命控制层210C来说，在漂移层110内，设置在与和该漂移层110相邻的缓冲层190以及载流子蓄积层120都离开的位置。在图7的例子中，对于寿命控制层210C来说，在漂移层110内，靠近缓冲层190设置。S卩，从寿命控制层210C到缓冲层190的距离比从寿命控制层210C到载流子蓄积层120的距离短。此处，示例了寿命控制层210C在衬底整体上扩展的情况。根据该例子，寿命控制层210C在设置于元件部31上的多个IGBT单位元件中扩展，并且，被这些单位元件共有。此外，根据该例子，寿命控制层210C具有在中央部41和外周部42都存在的形状。在图8中示出对寿命控制层210C进行概述的立体图。在图8中，从衬底100C中去掉寿命控制层210C进行图示。此外，在图9中，示出对通过中央部41的纵剖面的寿命控制层210C的寿命扼杀剂浓度分布进行概述的图。如图8以及图9所示，寿命控制层210C大致区分为存在于中央部41内的部分211 和存在于外周部42内的部分212。特别是，相当于中央部41的部分211的寿命扼杀剂浓度设定得比相当于外周部42的部分212的寿命扼杀剂浓度高(参照图9)。S卩，寿命控制层 210C的寿命扼杀剂浓度在中央部41比外周部42高。此外，在图9中示例出两部分211、212的杂质浓度急剧变化的分布，但是，该变化也可以具有倾斜。寿命控制层210C起到一般的开关损失的降低效果，并且，起到由于寿命扼杀剂浓度的不同所引起的以下的效果。S卩，根据具有上述寿命扼杀剂浓度分布的寿命控制层210C，从集电极层200向漂移层110注入的空穴的密度在中央部41比外周部42低。由此，针对在衬底厚度方向103 流动的电流的电阻在中央部41比外周部42高。即，用于使针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高的电阻控制结构300C (参照图8)由寿命控制层 2IOC构成。根据这样的电阻控制结构300C，也能够得到与电阻控制结构300A (参照图3)相同的效果。IGBT10C也能够利用已知的各种处理进行制造。例如，对漂移层110进行质子照射、电子射线照射等，在漂移层110内引入寿命扼杀剂，由此，能够形成寿命控制层210C。此时，例如，将对中央部41和外周部42这二者同时进行的照射和仅对中央部41选择性地进行的照射组合起来，由此，能够将上述的寿命扼杀剂浓度分布(参照图9)具体实现。但是， 也可以利用其他方法形成寿命控制层210C。实施方式4
在图10中示出对实施方式4的IGBT10D进行概述的图。图10的图示仿照图5。IGBT10D除了具有半导体衬底100D来代替半导体衬底100C (参照图7)这一点以外，具有基本上与IGBT10C (参照图7)相同的结构。半导体衬底100D除了包括寿命控制层 210D来代替寿命控制210C (参照图7)这一点之外，具有基本上与半导体衬底100C相同的结构。在图11中，示出对寿命控制层210D进行概述的立体图。在图11中，从衬底100D 中去掉寿命控制层210D进行图示。从图10以及图11可知，寿命控制层210D具有存在于中央部41但不存在于外周部42的形状。此外，在图11中，利用双点划线辅助性地示出寿命控制层210D存在的深度范围的外周部42的轮廓。此处，在寿命控制层210D内，寿命扼杀剂浓度均勻。寿命控制层210D的其他样态基本上与寿命控制层210C (参照图7)相同。根据具有上述形状的寿命控制层210D，从集电极层200向漂移层110注入的空穴的密度在中央部41比外周部42低。由此，针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高。即，用于使针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高的电阻控制部300D (参照图11)由寿命控制层200D构成。根据这样的电阻控制结构300D，也能够得到与电阻控制结构300A (参照图3)相同的效果。IGBT10D也能够利用已知的各种处理进行制造。例如，选择性地仅对中央部41照射质子等，由此，能够形成寿命控制层200D。但是，也能够利用其他方法形成寿命控制层 200D。实施方式5
在图12中示出对实施方式5的IGBT10E进行概述的纵剖面图。IGBT10E除了包含半导体衬底100E来代替半导体衬底100A (参照图2)这一点之外，具有基本上与IGBT10A (参照图1以及图2)相同的结构。半导体衬底100E除了包含集电极层200来代替集电极层200A (参照图2)这一点、以及包含缓冲层190E来代替缓冲层190 (参照图2)这一点之外，具有基本上与半导体衬底100A相同的结构。此外，关于集电极层200，由于在实施方式3中已经进行了叙述，所以，此处省略重复的说明。在图13中，示出对缓冲层190E进行概述的立体图。在图13中，从衬底100E中去掉缓冲层190E进行图示。此外，在图14中，示出对通过中央部41的纵剖面的缓冲层190E 的杂质浓度分布进行概述的图。如图13以及图14所述，缓冲层190E大致区分为存在于中央部41的部分191和存在于外周部42的部分192。特别是，相当于中央部41的部分191的杂质浓度设定得比相当于外周部42的部分192的杂质浓度高(参照图14)。即，缓冲层190E的杂质浓度在中央部41比外周部42高。缓冲层190E的其他样态基本上与缓冲层190 (参照图2)相同。此外，在图14中示例出两部分191、192的杂质浓度急剧变化的分布，但是，这样的变化也可以具有倾斜。此外，此处示例出高浓度部分191和地浓度部分192这二者是N+型的情况，但是，例如，对于低浓度部分192，能够采用成为N型的浓度范围，对于高浓度部分 191，能够采用成为N+型的浓度范围。具有上述杂质浓度分布的缓冲层190E设置在集电极层200和漂移层110之间，由此，从集电极层200向漂移层110注入的空穴的注入效率在中央部41比外周部42低。由此，针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高。S卩，用于使针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高的电阻控制结构300E (参照图13)由缓冲层190E构成。根据这样的电阻控制结构300E，也能够得到与电阻控制结构300A (参照图3)相同的效果。IGBT10E也能够利用已知的各种处理进行制造。例如，将对中央部41和外周部42 这二者同时进行的离子注入和仅选择性地对中央部41进行的离子注入组合，由此，能够形成缓冲层190E。但是，也可以利用其他方法形成缓冲层190E。实施方式6
在图15中示出对实施方式6的IGBT10F进行概述的图。图15的图示仿照图5。IGBT10F除了包括半导体衬底100F来代替半导体衬底100E (参照图12)这一点之外，具有基本上与IGBT10E (参照图12)相同的结构。半导体衬底100F除了包括缓冲层 190F来代替缓冲层190E (参照图12)这一点之外，具有基本上与半导体衬底100E相同的结构。在图16中示出对缓冲层190F进行概述的立体图。在图16中，从衬底100F中去掉缓冲层190F进行图示。由图15以及图16可知，缓冲层190F具有存在于中央部41而不存在于外周部42的形状。此外，在图16中，以双点划线辅助性地示出缓冲层190F存在的深度范围的外周部42的轮廓。此处，在缓冲层190F内，杂质浓度均勻。缓冲层190F的其他样态基本上与缓冲层190、190E (参照图2以及图12)相同。此外，在不存在缓冲层190F的外周部42，漂移层110延伸到集电极层200 (参照图15的左侧下部分的图)。具有上述形状的缓冲层190F设置在集电极层200和漂移层110之间，由此，从集电极层200向漂移层110注入的空穴的注入效率在中央部41比外周部42低。由此，针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高。即，用于使针对在衬底厚度方向103流动的电流的电阻在中央比41比外周部42高的电阻控制结构300F(参照图16)由缓冲层190F构成。根据这样的电阻控制结构300F，也能够得到与电阻控制结构300A (参照图3)相同的效果。IGBT10F也能够利用已知的各种处理进行制造。例如，能够通过选择性地仅对中央部41进行离子注入来形成缓冲层190F。但是，也可以利用其他方法形成缓冲层190F。实施方式7
在图17中示出对实施方式7的IGBT10G进行概述的纵剖面图。IGBT10G除了包括半导体衬底100G来代替半导体衬底100A (参照图2)这一点之外，具有基本上与IGBT10A (参照图1以及图2)相同的结构。半导体衬底100G除了具有集电极层200来代替集电极层200A (参照图2)这一点以及包括载流子蓄积层120G来代替载流子蓄积层120 (参照图2)这一点之外，具有基本上与半导体衬底100A相同的结构。此外，关于集电极层200，已经在实施方式3中进行了叙述(参照图7)，所以，此处省略重复的说明。在图18中，示出对载流子蓄积层120G进行概述的立体图。在图18中，从衬底100G 中去掉载流子蓄积层120G进行图示。此外，在图19中，示出对通过中央部41的纵剖面的载流子蓄积层120G的杂质浓度分布进行概述的图。如图18以及图19所示，载流子蓄积层120G大致区分为存在于中央部41内的部分121和存在于外周部42的部分122。特别是，相当于中央部41的部分121的杂质浓度设定得比相当于外周部42的部分122的杂质浓度低(参照图19)。即，载流子蓄积层120G的杂质浓度在中央部41比外周部42低。载流子蓄积层120G的其他样态基本上与载流子蓄积层120 (参照图2)相同。此外，在图19中示例出两部分121、122的杂质浓度急剧变化的分布，但是，这样的变化也可以具有倾斜。此外，此处示出低浓度部分121和高浓度部分122这二者为N+型的情况，但是，例如，对于低浓度部分121，能够采用成为N型的浓度范围，对于高浓度部分 122，能够采用成为N+型的浓度范围。根据具有上述杂质浓度分布的载流子蓄积层120G，在载流子蓄积层120中蓄积从集电极层200向漂移层110注入的空穴的载流子蓄积效果在中央部41比外周部42低。载流子蓄积效果越低，针对在衬底厚度方向103流动的电流的电阻越大，所以，该电阻在中央部41比外周部42高。即，用于使针对在衬底厚度方向103流动的电流的电阻在中央部41 比外周部42高的电阻控制结构300G (参照图18)由载流子蓄积层120G构成。根据这样的电阻控制结构300G，也能够得到与电阻控制结构300A (参照图3)相同的效果。
IGBT10G也能够利用已知的各种处理进行制造。例如，载流子蓄积层120G能够通过将同时对中央部41和外周部42进行的离子注入和选择性地仅对外周部42进行的离子注入组合来形成。但是，也可以利用其他方法形成载流子蓄积层120G。实施方式8
在图20中示出对实施方式8的IGBT10H进行概述的图。图20的图示仿照图5。IGBT10H除了包括半导体衬底100H来代替半导体衬底100G (参照图17)这一点之外，具有基本上与半导体衬底IOG (参照图17)相同的结构。半导体衬底100H除了包括载流子蓄积层120H来代替载流子蓄积层120G (参照图17)这一点之外，具有基本上与半导体衬底100G相同的结构。图21示出对载流子蓄积层120H进行概述的立体图。在图21中，从衬底100H中去掉载流子蓄积层120H进行图示。从图20以及图21可知，载流子蓄积层120H做成存在于外周部42而不存在于中央部41的形状。此处，在载流子蓄积层120H内，杂质浓度均勻。 载流子蓄积层120H的其他样态基本上与载流子蓄积层120、120G (参照图2以及图17)相同。此外，在不存在载流子蓄积层120H的中央部41，漂移层110延伸到基极层130(参照图20的左侧上部分的图)。根据具有上述形状的载流子蓄积层120H，在载流子蓄积层120H中对从集电极层 200向漂移层110注入的空穴进行蓄积的载流子蓄积效果在中央部41比外周部42低。载流子蓄积效果越低，针对在衬底厚度方向103流动的电流的电阻越大，所以，该电阻在中央部41比外周部42高。即，用于使针对在衬底厚度方向103流动的电流的电阻在中央部41 比外周部42高的电阻控制结构300H (参照图21)由载流子蓄积层120H构成。根据这样的电阻控制结构300H，也能够得到与电阻控制结构300A (参照图3)相同的效果。IGBT10H也能够利用已知的各种处理进行制造。例如，载流子蓄积层120H能够通过选择性地仅对外周部42进行离子注入来形成。但是，也可以利用其他方法形成载流子蓄积层120H。实施方式9
在图22中示出对实施方式9的IGBT10J进行概述的纵剖面图。IGBT10J除了包括半导体衬底100J来代替半导体衬底100A (参照图2)这一点之外，具有基本上与IGBT10A (参照图1以及图2)相同的结构。半导体衬底100J除了包括集电极层200来代替集电极层200A (参照图2)这一点以及包括基极层130J来代替基极层130 (参照图2)这一点之外，具有基本上与半导体衬底100A相同的结构。此外，关于集电极层200，已经在实施方式3中进行了叙述(参照图7)，所以，此处省略重复说明。在图23中示出对基极层130J进行概述的立体图。在图23中，从衬底100J中去掉基极层130J进行图示。此外，在图M中，示出对通过中央部41的纵剖面的基极层130J 的杂质浓度分布进行概述的图。如图23以及图M所示，基极层130J大致区分为存在于中央部41的部分131和存在于外周部42的部分132。特别是，相当于中央部41的部分131的杂质浓度设定得比相当于外周部42的部分132的杂质浓度高(参照图M)。即，基极层130J的杂质浓度在中央部41比外周部42高。S卩，基极层130J的其他样态基本上与基极层130 (参照图2)相同。此外，在图M中，示例出两部分131、132的杂质浓度分布急剧变化的分布，但是， 这样的变化也可以具有倾斜。此外，此处示例出高浓度部分131和低浓度部分132这二者是P型的情况，但是，例如，对于低浓度部分132，能够采用一般称作低浓度的P—型的浓度范围，对于高浓度部分131，能够采用成为P型的浓度范围。根据具有上述杂质浓度分布的基极层130J(换言之，沟道形成半导体层130J)，MIS 型开关元件180的阈值电压在中央部41比外周部42高。换言之，相同的施加电压下的MIS 型开关元件180的沟道电阻在中央部41比外周部42高。由此，针对在衬底厚度方向103 流动的电流的电阻在中央部41比外周部42高。即，用于使针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高的电阻控制结构300J(参照图23)由基极层130J 构成。根据这样的电阻控制结构300J，也能够得到与电阻控制结构300A (参照图3)相同的效果。IGBT10J也能够利用已知的各种处理进行制造。例如，能够通过将对中央部41和外周部42这二者同时进行的离子注入和选择性地仅对中央部41进行的离子注入组合而形成基极层130J。但是，也能够利用其他方法形成基极层130J。实施方式10
构成上述的电阻控制结构300A等的各种要素能够进行各种组合。例如，在图25的纵剖面图所示例的IGBT10K中，半导体衬底100K包括上述的集电极层200A以及寿命控制层 210C。S卩，该IGBT10K的电阻控制结构300K包括集电极层200A和寿命控制层210C而构成。根据这样的电阻控制结构300K，也能够得到与电阻控制结构300A (参照图3)相同的效果。此外，也能够将构成上述的电阻控制结构300A等的各种要素组合三种以上。此外，在利用集电极层200A、200B、寿命控制层210C、210D、缓冲层190E、190F中的一个或者多个构成电阻控制结构的情况下，开关元件180侧的样态在中央部41和外周部42 中相同，所以，在开关时，能够防止产生局部的电流集中。实施方式11
在上述中，作为功率用半导体装置，示例了 IGBT。在实施方式11、12中，作为功率用半导体装置的其他例子，举出功率MISFET (Field Effect Transistor)。此外，对于MISFET 来说，在栅极绝缘膜是氧化膜的情况下，特别地称作M0SFET。在图26中，示出对实施方式11的功率MISFET (以下有时也简称为“MISFET”)10L 进行概述的纵剖面图。MISFET10L除了包括半导体衬底100L来代替半导体衬底100A (参照图2)这一点之外，具有基本上与IGBT10A (参照图1以及图2)相同的结构。半导体衬底 100L除了不包括集电极层200A以及载流子蓄积层120这一点、以及包含漏极层220L (对应于“第三半导体层”)来代替缓冲层190这一点之外，具有基本上与半导体衬底100A相同的结构。此处，仿照IGBT的要素和MISFET的要素的一般的对应，在MISFET中，将IGBT中的发射基层140、发射极电极254以及集电极电极256称作源极层140、源极电极254以及漏极电极256。
此外，由于不象上述那样设置有集电极层200A(参照图2)，所以，漏极层220L从漂移层Iio延伸到衬底100L的另一个主面102，并且，与漏极电极256相接触。此外，由于不像上述那样设置有载流子蓄积层120 (参照图2)，所以，漂移层110和基极层130相接触。漏极层220L是位于漂移层110和衬底100L的另一个主面102之间并且将衬底厚度方向103作为自身的厚度方向扩展的层。换言之，对于漏极层220L来说，在衬底厚度方向103，相对于漂移层110，位于另一个主面102侧，在该厚度方向103，与漂移层110相面对。漏极层220L是从漂移层110连续的层，并且，到达另一个主面102。此处，示例出漏极层220L在衬底整体上扩展的情况。根据这样的例子，漏极层220L在设置于元件部31上的多个MISFET单位元件中扩展，并且，被这些单位元件共有。此外，根据该例子，漏极层220L 具有在中央部41和外周部42都存在的形状。此处，示例出漏极层220L的导电类型是N型的情况，更具体地说，示例出漏极层 220L的杂质浓度比漂移层110高并且是N+型层的情况。在图27中，示出对漏极层220L进行概述的立体图。在图27中从衬底100L中去掉漏极层220L进行图示。此外，在图28中，示出对通过中央部41的纵剖面的漏极层220L 的杂质浓度分布进行概述的图。如图27以及图观所示，漏极层220L大致区分为存在于中央部41的部分221和存在于外周部42的部分222。特别是，相当于中央部41的部分221的杂质浓度设定得比相当于外周部42的部分222的杂质浓度低(参照图观)。即，漏极层220L的杂质浓度在中央部41比外周部42低。此外，在图28中示例出两部分221、222的杂质浓度急剧变化的分布，但是，这样的变化也可以有倾斜。此外，此处示例出低浓度部分221和高浓度部分222这二者是N+型的情况，但是，例如，对于低浓度部分221，能够采用成为N型的浓度范围，对于高浓度部分 222，能够采用成为N+型的浓度范围。在具有上述杂质浓度的漏极层220L中，针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高。即，用于使针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高的电阻控制结构300L (参照图27)由漏极层220L构成。根据这样的电阻控制结构300L，也能够得到与电阻控制结构300A (参照图3)相同的效果。MISFET10L也能够利用已知的各种处理进行制造。例如，漏极层220L能够通过将对中央部41和外周部42这二者同时进行的离子注入和选择性地仅对外周部42进行的离子注入组合而形成。但是，也可以利用其他方法形成漏极层220L。此外，例如，也能够将漏极层220L和上述基极层130J (参照图22)组合而构成电阻控制结构。实施方式12
在图四中，示出对实施方式12的功率M0SFET10M进行概述的图。图四的图示仿照图5。MOSFETIOM除了包括半导体衬底100M来代替半导体衬底100L (参照图26)这一点之外，具有基本上与MISFET10L (参照图26)相同的结构。半导体衬底100M除了包括漏极层220M来代替漏极层220L (参照图26)这一点之外，具有基本上与半导体衬底100L相同的结构。在图30中，示出对漏极层220M进行概述的立体图。在图30中从衬底100M中去掉漏极层220M进行图示。如图四以及图30可知，漏极层220M作成存在于外周部42而不存在于中央部41的形状。此处，在漏极层220M内，杂质浓度均勻。漏极层220M的其他样态基本上与漏极层220L (参照图26)相同。此外，在不存在漏极层220M的中央部41中，漂移层110延伸到衬底100M的另一个主面102，并且，与漏极电极256相接触(参照图四的左侧上部分的图)。在具有上述形状的漏极层220M中，针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高。即，用于使针对在衬底厚度方向103流动的电流的电阻在中央部41比外周部42高的电阻控制结构300M (参照图30)由漏极层220M构成。根据这样的电阻控制结构300M，也能够得到与电阻控制结构300A (参照图3)相同的效果。MISFET10M也能够利用已知的各种处理进行制造。例如，漏极层220M也能够通过选择性地仅对外周部42进行离子注入来形成。但是，也可以利用其他方法形成漏极层 220M。此外，例如，也能够将漏极层220M和上述基极层130J (参照图22)组合来构成电阻控制结构。实施方式广12的变形例
在上述中示例出开关元件180是所谓的沟槽栅极型的情况。相对于此，也能够将开关元件180变形成栅极绝缘膜160以及栅极电极170不使用沟槽150而层叠在主面101上的结构的所谓的平面栅极型。即便采用平面栅极型开关元件，也能够得到上述各种效果。实施方式13
在上述中，作为功率用半导体装置，示例出IGBT以及功率MISFET。在实施方式13中， 作为功率用半导体装置的进一步的例子，举出功率二极管(以下有时简称为“二极管”)。在图31中，示出对实施方式13的二极管ION进行概述的纵剖面图。根据图31 的例子，二极管ION包括半导体衬底100N、阴极电极沈4、阳极电极沈6。此外，在半导体衬底100N内形成有漂移层110 (对应于“第一半导体层”)、阴极层230 (对应于“第三半导体层”)、阳极层MO (对应于“第二半导体层”)。此外，关于漂移层110，与实施方式1同样地设置(参照图2)，所以，此处省略重复说明。阴极层230是位于漂移层110和衬底100N的一个主面101之间并且将衬底厚度方向103作为自身的厚度方向而扩展的层。换言之，对于阴极层230来说，在衬底厚度方向 103，相对于漂移层110，位于一个主面101侧，在该厚度方向103，与漂移层110相面对。阴极层230从漂移层110连续，并且，到达一个主面101。此处，示例出阴极层230的导电类型是N型的情况，更具体地说，示例出阴极层230的杂质浓度比漂移层110高并且是N+型层的情况。阳极层240是位于漂移层110和衬底100N的另一个主面102之间并且将衬底厚度方向103作为自身的厚度方向而扩展的层。换言之，对于阳极层240来说，在衬底厚度方向103，相对于漂移层110，位于另一个主面102侧，在该厚度方向103，与漂移层110相面对。阳极层240从漂移层110连续，并且，到达另一个主面102。此处，示例出阳极层240的导电型是P型的情况，更具体地说，示例出是P+型层的情况。阴极电极264配置在衬底100N的一个主面101上，并且，与阴极层230相接触。此外，阳极电极266配置在衬底100N的另一个主面102上，并且，与阳极层240相接触。在这样的二极管ION中，例如，对于阳极层对0，采用上述集电极层200A (参照图 2 图4)的杂质浓度分布或者上述集电极层200B (参照图5以及图6)的形状，由此，能够以阳极层240构成电阻控制结构。或者，在漂移层110中引入上述寿命控制层210C (参照图r图9)或者上述寿命控制层210D (参照图10以及图11)，由此，能够构成电阻控制结构。或者，在漂移层110和阳极层240之间追加上述缓冲层190E (参照图12 图14) 或者上述缓冲层190F (参照图15以及图16)，由此，能够构成电阻控制结构。或者，对于阴极层230，也可以采用上述载流子蓄积层120G (参照图17 图19)的杂质浓度分布或者上述载流子蓄积层120H (参照图20以及图21)的形状。根据该例子，能够以阴极层230构成电阻控制结构。此外，在功率二极管ION中，也可以组合各种要素形成电阻控制结构。功率二极管ION也能够利用已知的各种处理进行制造。此时，例如，能够采用上述集电极层200A等的形成方法。实施方式广13的变形例
此外，只要不彼此矛盾，能够适当组合上述的各种方式。
权利要求
1.一种功率用半导体装置，具有半导体衬底，并且，在所述半导体衬底的厚度方向流过电流，其特征在于，所述半导体衬底具有电阻控制结构，该电阻控制结构以如下方式构成针对所述电流的电阻在所述半导体衬底的中央部比所述半导体衬底的外周部高。
2.如权利要求1所述的功率用半导体装置，其特征在于，所述半导体衬底具有第一导电类型的第一半导体层；第二导电类型的第二半导体层，在所述厚度方向上与所述第一半导体层相面对，所述第二半导体层的杂质浓度在所述中央部比所述外周部低， 所述电阻控制结构包括所述第二半导体层而构成。
3.如权利要求1所述的功率用半导体装置，其特征在于，所述半导体衬底具有第一导电类型的第一半导体层；第二导电类型的第二半导体层，在所述厚度方向上与所述第一半导体层相面对，所述第二半导体层具有存在于所述外周部而不存在于所述中央部的形状， 所述电阻控制结构包括所述第二半导体层而构成。
4.如权利要求1所述的功率用半导体装置，其特征在于，所述半导体衬底具有第一导电类型的第一半导体层；第二导电类型的第二半导体层，在所述厚度方向上与所述第一半导体层相面对；寿命控制层，设置在所述第一半导体层内，并且，在所述厚度方向上与所述第二半导体层相面对，所述寿命控制层的寿命扼杀剂浓度在所述中央部比所述外周部高， 所述电阻控制结构包括所述寿命控制层而构成。
5.如权利要求1所述的功率用半导体装置，其特征在于，所述半导体衬底具有第一导电类型的第一半导体层；第二导电类型的第二半导体层，在所述厚度方向上与所述第一半导体层相面对；寿命控制层，设置在所述第一半导体层内，并且，在所述厚度方向上与所述第二半导体层相面对，所述寿命控制层具有存在于所述中央部而不存在于所述外周部的形状， 所述电阻控制结构包括所述寿命控制层而构成。
6.如权利要求1所述的功率用半导体装置，其特征在于，所述半导体衬底具有第一导电类型的第一半导体层；第二导电类型的第二半导体层，在所述厚度方向上与所述第一半导体层相面对；第一导电类型的缓冲层，设置在所述第一半导体层和所述第二半导体层之间，并且，具有比所述第一半导体层高的杂质浓度， 所述缓冲层的杂质浓度在所述中央部比所述外周部高， 所述电阻控制结构包括所述缓冲层而构成。
7.如权利要求1所述的功率用半导体装置，其特征在于，所述半导体衬底具有第一导电类型的第一半导体层；第二导电类型的第二半导体层，在所述厚度方向上与所述第一半导体层相面对；第一导电类型的缓冲层，设置在所述第一半导体层和所述第二半导体层之间，并且，具有比所述第一半导体层高的杂质浓度， 所述缓冲层具有存在于所述中央部而不存在于所述外周部的形状， 所述电阻控制结构包括所述缓冲层而构成。
8.如权利要求1所述的功率用半导体装置，其特征在于，所述半导体衬底具有第一导电类型的第一半导体层；第二导电类型的第二半导体层，在所述厚度方向上与所述第一半导体层相面对；第一导电类型的载流子蓄积层，在所述厚度方向上，在所述第二半导体层的相反侧与所述第一半导体层相面对，并且，具有比所述第一半导体层高的杂质浓度，所述载流子蓄积层的杂质浓度在所述中央部比所述外周部低， 所述电阻控制结构包括所述载流子蓄积层而构成。
9.如权利要求1所述的功率用半导体装置，其特征在于，所述半导体衬底具有第一导电类型的第一半导体层；第二导电类型的第二半导体层，在所述厚度方向上与所述第一半导体层相面对；第一导电类型的载流子蓄积层，在所述厚度方向上，在所述第二半导体层的相反侧与所述第一半导体层相面对，并且，具有比所述第一半导体层高的杂质浓度，所述载流子蓄积层具有存在于所述外周部而不存在于所述中央部的形状， 所述电阻控制结构包括所述载流子蓄积层而构成。
10.如权利要求1所述的功率用半导体装置，其特征在于，所述半导体衬底具有第一导电类型的第一半导体层；第一导电类型的第三半导体层，在所述厚度方向上与所述第一半导体层相面对，并且，具有比所述第一半导体层高的杂质浓度，所述第一半导体层以及所述第三半导体层分别构成MISFET的漂移层以及漏极层， 所述漏极层的杂质浓度在所述中央部比所述外周部低， 所述电阻控制结构包括所述漏极层而构成。
11.如权利要求1所述的功率用半导体装置，其特征在于，所述半导体衬底具有第一导电类型的第一半导体层；第一导电类型的第三半导体层，在所述厚度方向上与所述第一半导体层相面对，并且，具有比所述第一半导体层高的杂质浓度，所述第一半导体层以及所述第三半导体层分别构成MISFET的漂移层以及漏极层， 所述漏极层具有存在于所述外周部而不存在于所述中央部的形状， 所述电阻控制结构包括所述漏极层而构成。
12.如权利要求1所述的功率用半导体装置，其特征在于，所述半导体衬底具备具有MIS结构并且对所述电流的通/断进行控制的多个开关元件，所述MIS结构具有沟道形成半导体层，该沟道形成半导体层是形成沟道的半导体层， 并且杂质浓度在所述中央部比所述外周部高，所述电阻控制结构包括所述沟道形成半导体层而构成。
13.如权利要求1所述的功率用半导体装置，其特征在于，所述半导体衬底具有第一导电类型的第一半导体层；第二导电类型的第二半导体层，在所述厚度方向上与所述第一半导体层相面对；第一导电类型的第三半导体层，在所述厚度方向上，在所述第二半导体层的相反侧与所述第一半导体层相面对，并且，具有比所述第一半导体层高的杂质浓度，所述第二半导体层以及所述第三半导体层分别构成二极管的阳极层以及阴极层，所述阴极层的杂质浓度在所述中央部比所述外周部低，所述电阻控制结构包括所述阴极层而构成。
14.如权利要求1所述的功率用半导体装置，其特征在于，所述半导体衬底具有第一导电类型的第一半导体层；第二导电类型的第二半导体层，在所述厚度方向上与所述第一半导体层相面对；第一导电类型的第三半导体层，在所述厚度方向上，在所述第二半导体层的相反侧与所述第一半导体层相面对，并且，具有比所述第一半导体层高的杂质浓度，所述第二半导体层以及所述第三半导体层分别构成二极管的阳极层以及阴极层， 所述阳极层具有存在于所述外周部而不存在于所述中央部的形状， 所述电阻控制结构包括所述阴极层而构成。
全文摘要
本发明提供一种能够抑制衬底中央部的温度上升的功率用半导体装置。功率用半导体装置(10A)具有半导体衬底(100A)，在半导体衬底(100A)的厚度方向(103)流过电流。半导体衬底(100A)包括以如下方式构成的电阻控制结构针对上述电流的电阻在半导体衬底(100A)的中央部比半导体衬底(100A)的外周部高。
文档编号H01L29/36GK102299172SQ20111011057
公开日2011年12月28日 申请日期2011年4月29日 优先权日2010年6月23日
发明者羽鸟宪司 申请人:三菱电机株式会社