专利名称：高压半导体元件的制作方法
技术领域：
本发明涉及一种高压二极管(high voltage diode, HV Diode),尤指一种利用导电型漂移环来提供稳定崩溃电压的高压二极管元件。
背景技术：
双重扩散漏极(double diffuse drain, DDD)主要是一种应用于高压金属氧化半导体(high voltage metal oxide semiconductor, HVM0S)晶体管的二极管(diode),用来提供HVMOS晶体管较高的崩溃电压(breakdown voltage)以防止高电压,例如静电放电(electrostatic discharge, ESD)对半导体元件的破坏,并解决MOS晶体管沟道缩短后所产生的热电子效应(hot electron effect),进而避免该漏极/源极在高电压的操作环境下发生电性崩溃(electrical breakdown)的现象。 已知的高压二极管元件主要包括基底、N+掺杂区设于基底中以及隔离用的场氧化层环绕该N+掺杂区。然而，以现有的架构而言，高压二极管元件在长时间的应用之后通常在N+掺杂区与场氧化层之间的连接处(junction)会产生某种程度的毁损(breakdown),使整个元件的崩溃电压在长时间运作后产生强烈的偏移(shift)。因此，如何改良现有架构来提供稳定的崩溃电压即为现今重要课题。
发明内容
因此本发明提供一种新的高压二极管架构，以解决上述已知架构中容易产生电压不稳定的情形。本发明优选实施例披露一种高压半导体兀件，包括基底；第一导电型井设于该基底中；第一第二导电型掺杂区设于该第一导电型井中；第一隔离结构设于该第一导电型井中并环绕该第一第二导电型掺杂区；以及第一第二导电型漂移环设于该第一第二导电型掺杂区及该第一隔离结构之间。本发明另一实施例披露一种高压半导体兀件，包括基底；第一导电型井设于基底中；第一第二导电型掺杂区设于第一导电型井中；第一隔离结构设于第一导电型井中并环绕第一第二导电型掺杂区；以及第一第二导电型漂移环设于第一隔离结构正下方。
图I为本发明优选实施例的高压二极管的俯视图。图2为图I中沿着切线AA”的剖面示意图。附图标记说明12基底14第一场氧化层16第二场氧化层 18深N井20 P型井22第一 N型漂移环24第二 N型漂移环 26 N型渐进区
28 N+掺杂区30 P型漂移环31 P型漂移环32 P型渐进区34 P+掺杂区
具体实施例方式请参照图I及图2，图I为本发明优选实施例的高压二极管的俯视图，图2则为图I中沿着切线AA”的剖面示意图。如图中所示，首先提供基底12，例如P型基底，且基底12可为硅基底或硅覆绝缘基底等。接着利用离子注入与热氧化工艺于基底上形成多个掺杂区与多个隔离结构。例如进行热氧化工艺，形成图中所示的第一场氧化层14与第二场氧化层16，然后进行N型离子注入，以于基底12中形成深N井18，随后再进行P型离子注入，以于深N井18中形成P型井20。其中第一场氧化层14及第二场氧化层16用来在单一元件中增加耐压之用，因此其·他如利用浅沟隔离(shallow trench isolation, STI)取代场氧化层来隔绝相邻高压二极管的结构，亦可利用本发明的方法进行后续工艺。需注意的是，本实施例中除了场氧化层或浅沟隔离外的区域皆为有源区。然后先形成图案化光致抗蚀剂层(图未示)于基底12表面，并利用此图案化光致抗蚀剂层为掩模进行低浓度的N型离子注入，以于P型井20中形成至少一 N型漂移环(drift ring)，例如本实施例所披露的第一 N型漂移环22及第二 N型漂移环24。在本实施例中，第一 N型漂移环22优选设在内圈并由设在外圈的第二 N型漂移环24所包围，且第一N型漂移环22及第二 N型漂移环24的掺质浓度优选约1E12。接着依序利用两个不同的图案化光致抗蚀剂层(图未示)分别进行两次N型离子注入，例如先于P型井20中形成浓度较第一 N型漂移环22与第二 N型漂移环24更高的N型渐进区(n-grade) 26，然后再于N型渐进区26中形成浓度更高的N+掺杂区28。或者伴随基底12上其他元件的掺杂区的工艺步骤，依序利用两个不同的图案化光致抗蚀剂层(图未示)并分别进行两次N型离子注入来形成N型渐进区26以及N+掺杂区28。在本实施例中，N型渐进区26的掺质浓度优选约1E13，而N+掺杂区28的掺质浓度优选约1E15，且N+掺杂区28与N型渐进区26均设置在第一场氧化层14内的基底12中，亦即由第一场氧化层14所环绕有源区域中。 需注意的是，先前形成的第一 N型漂移环22优选设置在第一场氧化层14与N+掺杂区28之间，特别是两者的交界处，且第一 N型漂移环22、N型渐进区26与N+掺杂区28三者实质上彼此互有重叠，而第二 N型漂移环24则设置在第一场氧化层14正下方的基底12中，并完全被P型井20所环绕孤立。随后利用另一图案化光致抗蚀剂层(图未示)进行P型离子注入，以于第一场氧化层14与第二场氧化层16之间形成二 P型飘移环30、31。接着再依序利用两个不同的图案化光致抗蚀剂层分别进行两次P型离子注入，例如先于P型井20中形成浓度较P型漂移环30、31更高的P型渐进区(p-grade) 32，然后于P型渐进区32中形成浓度更高的P+掺杂区34。在本实施例中，所形成的P+掺杂区34与P型渐进区32优选设在第一场氧化层14与第二场氧化层16之间，且二 P型飘移环30、31又如同第一 N型漂移环22般分别设置在P+掺杂区34与第一场氧化层14及第二场氧化层16的交界处，且P型渐进区32和P+掺杂区34分别与此二 P型飘移环30、31实质上互有重叠。至此即完成本发明优选实施例的高压二极管元件的制作。需注意的是，上述实施例中各个掺杂区的注入顺序并不限于文中所述，且文中所述的N型与P型等导电型式可相互替换，此变化型也属本发明所涵盖的范围。综上所述，由于已知高压二极管元件通常在N+掺杂区与场氧化层的连接处容易产生毁损，使整个元件在长时间的运作下发生崩溃电压偏移的情形，因此本发明优选在不增加任何光掩模的情况下，在N+掺杂区与场氧化层之间的交界处(junction)形成N型漂移环，通过漂移环的补强将电流引导至基底而不至集中在N+掺杂区与场氧化层交界处的表面而发生毁损。除了在N+掺杂区与场氧化层之间形成上述N型漂移环，本发明另一实施例又可选择将N型漂移环直接设置在场氧化层的正下方，或先于N+掺杂区与场氧化层之间形成上述N型漂移环之后，在场氧化层下另设置一个N型漂移环，通过另一种型式的补强使整个高压元件提供稳定的电压。 以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种高压半导体元件，包括 基底； 第一导电型井，设于该基底中； 第一第二导电型掺杂区，设于该第一导电型井中； 第一隔离结构，设于该第一导电型井中并环绕该第一第二导电型掺杂区；以及 第一第二导电型漂移环，设于该第一第二导电型掺杂区及该第一隔离结构之间。
2.如权利要求I所述的高压半导体元件，其中该第一隔离结构包括场氧化层。
3.如权利要求I所述的高压半导体元件，另包括第二第二导电型掺杂区，该第二第二导电型掺杂区设于该第一第二导电型掺杂区正下方。
4.如权利要求I所述的高压半导体元件，另包括第二隔离结构，该第二隔离结构设于该第一隔离结构的外围。
5.如权利要求4所述的高压半导体元件，另包括第一第一导电型掺杂区，该第一第一导电型掺杂区设于该第一隔离结构及该第二隔离结构之间。
6.如权利要求5所述的高压半导体元件，另包括第二第一导电型掺杂区，该第二第一导电型掺杂区设于该第一第一导电型掺杂区正下方。
7.如权利要求5所述的高压半导体元件，另包括第一第一导电型漂移环，该第一第一导电型漂移环设于该第一第一导电型掺杂区及该第一隔离结构之间。
8.如权利要求5所述的高压半导体元件，另包括第二第一导电型漂移环，该第二第一导电型漂移环设于该第一第一导电型掺杂区及该第二隔离结构之间。
9.如权利要求I所述的高压半导体元件，另包括第二第二导电型漂移环，该第二第二导电型漂移环设于该第一隔离结构正下方。
10.如权利要求I所述的高压半导体元件，其中该第一导电型为P型且该第二导电型为N型。
11.一种高压半导体元件，包括 基底； 第一导电型井，设于该基底中； 第一第二导电型掺杂区，设于该第一导电型井中； 第一隔离结构，设于该第一导电型井中并环绕该第一第二导电型掺杂区；以及 第一第二导电型漂移环，设于该第一隔离结构正下方。
12.如权利要求11所述的高压半导体元件，其中该第一隔离结构包括场氧化层。
13.如权利要求11所述的高压半导体元件，另包括第二第二导电型掺杂区，该第二第二导电型掺杂区设于该第一第二导电型掺杂区正下方。
14.如权利要求11所述的高压半导体元件，另包括第二隔离结构，该第二隔离结构设于该第一隔离结构的外围。
15.如权利要求14所述的高压半导体元件，另包括第一第一导电型掺杂区，该第一第一导电型掺杂区设于该第一隔离结构及该第二隔离结构之间。
16.如权利要求15所述的高压半导体元件，另包括第二第一导电型掺杂区，该第二第一导电型掺杂区设于该第一第一导电型掺杂区正下方。
17.如权利要求15所述的高压半导体元件，另包括第一第一导电型漂移环，该第一第一导电型漂移环设于该第一第一导电型掺杂区及该第一隔离结构之间。
18.如权利要求15所述的高压半导体元件，另包括第二第一导电型漂移环，该第二第一导电型漂移环设于该第一第一导电型掺杂区及该第二隔离结构之间。
19.如权利要求11所述的高压半导体元件，另包括第二第二导电型漂移环，该第二第二导电型漂移环设于该第一第二导电型掺杂区及该第一隔离结构之间。
20.如权利要求11所述的高压半导体元件，其中该第一导电型为P型且该第二导电型为N型。
全文摘要
本发明披露了一种高压半导体元件，包括基底；第一导电型井设于该基底中；第一第二导电型掺杂区设于该第一导电型井中；第一隔离结构设于该第一导电型井中并环绕该第一第二导电型掺杂区；以及第一第二导电型漂移环设于该第一第二导电型掺杂区及该第一隔离结构之间。
文档编号H01L29/06GK102867856SQ20111018643
公开日2013年1月9日 申请日期2011年7月5日 优先权日2011年7月5日
发明者浦士杰, 李庆民, 徐尉伦, 王智充, 林克峰 申请人:联华电子股份有限公司