专利名称：一种提高集成电路电容密度的工艺的制作方法
技术领域：
本发明涉及半导体集成电路制造技术领域，其中，尤其涉及一种提高集成电路电容以及制造一种提高集成电路电容的工艺方法。
背景技术：
电容器是集成电路中的重要组成单元，广泛运用于存储器，微波，射频，智能卡，高压和滤波等芯片中。随着芯片尺寸的减少，以及性能对大电容的需求，如何在有限的面积下获得高密度的电容成为一个非常有吸引力的课题。目前最常用的电容结构是，结构如图1 所示的单层电容器金属一绝缘层一金属的平板电容模型(CN1208964A)。例如一种目前典型的电容器结构是由铜金属层一氮化硅介质层一坦金属层的三明治结构。该种电容容易造成击穿漏电，且该种电容所占面积大，随着半导体集成电路制造技术的不断进步，性能不断提升的同时也伴随着器件小型化，微型化的进程。越来越先进的制程，要求在尽可能小的区域内实现尽可能多的器件，获得尽可能高的性能。通常采用的下述三种方式来获得更高的单位电容密度
1、采用更高介电常数的介电材料来提高电容密度。但是目前可用的可靠介电材料有限，而且与现有工艺兼容的更少；
2、减少介电层厚度。但是介质层厚度降低，则击穿电压会降低。这是一个工艺改进的方向，目前已经用各种各样的三明治结构，并且业已已经申请专利(oxide-SiN-oxide，或者 SiN-oxide-SiN 等。CN101783286A, CN101736314A, CN101577227)；
3增加面积来提高电容，例如利用起伏的形貌来增加单位面积上的电容极板面积。
发明内容
本发明公开了尤其涉及一种提高集成电路电容以及制造一种提高集成电路电容的工艺方法，本发明的目的是提供一种具有更高的单位电容密度的电容，本发明采用增加面积来提高电容，利用起伏的形貌来增加单位面积上的电容极板面积。本发明的上述目的是通过以下技术方案实现的
一种MIM结构电容的子模块，该电容由若干子模块组成，该子模块包括有A基槽、A极槽、介电质材料层、B基槽、B极槽，其中在介质材料层中，存在一个A基槽和B基槽，A基槽和B基槽相互平行，A基槽上依次设置若干与A基槽垂直的A极槽，B基槽上依次设置若干与B基槽垂直的B极槽，A极槽与B极槽在物理空间内相互平行，A极槽与B极槽依次相邻设置，所有的A基槽和A基槽上的A极槽与所有的B基槽和B基槽上的B极槽相互隔离，被介电质材料隔离。所述的一种MIM结构电容的子模块，所述A基槽上的A极槽数量为2个以上，B基槽上B极槽的数量为2个以上。所述的一种MIM结构电容的子模块，所属所述A基槽上的A极槽数量为4个，B基槽上B极槽的数量为4个。
一种MIM结构电容结构，所述MIM结构电容结构由2个以上如权利要求1所述的一种MIM结构电容的子模块构成。所述MIM结构电容结构由4个MIM结构电容的子模块依次连接构成。所述的一种MIM结构电容结构，所述相邻MIM结构电容的子模块中的所有A基槽相互连通，所有B基槽相互连通，相邻的MIM结构电容的子模块中的所有A基槽相互垂直。所述的一种MIM结构电容结构，所述子模块中的一个A极槽与与相邻的子模块中的A基槽相重合。一种制造所述的一种MIM结构电容结构的工艺，其具有以下步骤 a:在一种基片上沉积一层介电质层；
b 在介电质层上进行图像化处理，过程为首先在所述介电质层设置一个封闭的长方形沟槽，在此沟槽平面内形成2条相互垂直平分十字型的沟槽，将介电质层平分为4个面积大致相等、图形大致相同的非封闭区域，所述2条相互垂直平分的沟槽与封闭的长方形沟槽不相通，其次，在十字型沟槽与封闭的长方形沟槽形成的非封闭区域内，以十字沟槽端点为起点，垂直于十字沟槽，形成2条以上的相互平行的沟槽，然后，形成相互平行且垂直于封闭的沟槽的2条以上沟槽，端点在封闭的沟槽上，端点在十字沟槽上的沟槽与端点在封闭沟槽上的沟槽相互平行，依次相邻，不相互接触；
c:在介电质层上和介电质层中形成的沟槽中沉积一层金属极板层； d:进行化学机械研磨，将介电质层上的金属层研磨掉。所述的制造一种MIM结构电容结构的工艺，所述步骤b中长方形沟槽为正方形。所述的制造一种MIM结构电容结构的工艺，所述端点在十字沟槽上的沟槽为4条， 端点在封闭的沟槽上的沟槽为4条。所述的一种MIM结构电容结构的工艺，所述端点在十字沟槽上的沟槽不与封闭沟槽相接触，端点在封闭的沟槽上的沟槽不与十字沟槽相接触。所述的制造一种MIM结构电容结构的工艺，所述端点在十字沟槽上的4条沟槽中有一条与十字沟槽中的一条重合。上述技术方案具有如下优点，该技术方案不涉及到金属的干法刻蚀，也不会涉及到非常大高宽比的工艺，工艺相对简单，且稳定可靠，而且同现有工艺完全兼容，兼容性好， 并且具有良好的自屏蔽作用。
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。图1是一种传统MIM工艺示意图； 图2是MIM结构电容的子模块的顶视图； 图3是MIM结构电容的顶视图4是图3中MIM结构电容的顶视图的C-C处剖面图； 图5是介电质层沉积完成图； 图6是图形化完成的剖面示意图；图7是金属极板沉积完成的示意图； 图8是化学机械研磨完成的示意图。其中图5至图8是制造本发明MIM结构电容的工艺过程示意图。
具体实施例方式下面结合示意图和具体操作实施例对本发明作进一步说明。如图1所示，图1是一种传统MIM工艺示意图，其中1011为一种衬底材料，1013为第一层掺杂多晶硅，1014位一种介质材料，一种氧化物，1015为第二层掺杂多晶硅，1025为分别与1013为第一层掺杂多晶硅、1015第二层掺杂多晶硅连接的电极，1017为介质层。该种电容容易造成击穿漏电，且该种电容所占面积大，随着半导体集成电路制造技术的不断进步，性能不断提升的同时也伴随着器件小型化，微型化的进程。越来越先进的制程，要求在尽可能小的区域内实现尽可能多的器件，获得尽可能高的性能。如图2所示，1、一种MIM结构电容的子模块顶视图，该子模块包括有A基槽、A极槽、介电质材料层、B基槽、B极槽，10表示A基槽，20表示B基槽，101、102、103、104分别表示A极槽，201、202、203、204分别表示B极槽，在A极槽和B基槽之间以及104极槽和201 极槽之间的区域的空白区域表示介电质材料，所述子模块存在一个A基槽10和B基槽20， A基槽10及和B基槽20相互平行，A基槽10上依次设置若干与A基槽垂直的A极槽，图中代表性示出101、102、103、104几个A极槽，B基槽20上依次设置若干与B基槽垂直的B极槽，图中代表性示出201、202、203、204几个B极槽，本发明中A极槽和B极槽的个数满足2 个以上即可以实现本发明的目的，本发明中优选为分别为4个A极槽与B极槽，A极槽与B 极槽在物理空间内相互平行，A极槽与B极槽依次相邻设置，所有的A基槽和A基槽上的A 极槽与所有的B基槽和B基槽上的B极槽相互隔离，被介电质材料隔离。如图3所示，图3表示的是本发明的一种优选实施例，由4个前述MIM结构电容的子模块依据一定的连结、组合方式形成的，结合图3，通过说明图2所示的子模块与其上方和与其左方的的子模块连结、组合方式，解释子模块的连结、组合方式。假定图2所示MIM 结构电容的子模块位于图3的右下方，位于图3的右下方的子模块与其正上方的子模块可以按照下列组合方式实现连结，首先，其正上方的子模块的A基槽10与正下方的子模块的 A基槽10相互垂直并端点连结，图3右下方子模块的B极槽201与其正上方的子模块的B 基槽20相互连通，并处在同一直线上，其他的A基槽和B基槽按照子模板中的位置和连结方式不变。位于图3的右下方的子模块与其正左方的子模块可以按照下列组合方式实现连结，其正左方的子模块的A基槽10与与图3右下方的子模块的A极槽104重合，图3右下方的子模块的B基槽与其正左方的子模块的B极槽201连通，并且处在同一直线上，其他的 A基槽和B基槽按照子模板中的位置和连结方式不变。以上是通过图例说明子模块的连结方式及组合方式，其它的组合方式及连结方式以此类推。图4为图3中MIM结构电容的顶视图的C-C处剖面图，从图中可知，图中标注的沟槽，是一个子模块的的沟槽的剖面图形，其中表示A极槽的有101、102、103、104，其中，如前所述，有一个A基槽与A极槽重合，图中的极槽104与下一个子模块的基槽10重合，因此， 在图中有一个沟槽用10和104表示两者重合。表示B极槽的有201、202、203、204。存在于两个沟槽之间的立柱，图中没有标注的为介电质材料，从图中可以清楚地看出，图中沟槽设置的顺序自右到左依次为201、101、202、102、203、103、204、104，两个B极槽之间存在一个A
极槽，两个A极槽之间存在一个B极槽。如图5所示，图中1表示一种基片层，2表示一种介电质层，本发明的工艺从此步骤开始介绍，首先存在一个基片层1，在基片层ι上沉积一层介电质层2。图6表示的一种图像化工艺过程完成的剖面示意图，在沉积的介电层2上，形成所需要的图形，本发明中主要是形成图2、图3、图4中的A基槽、B基槽、A极槽、B极槽的过程。具体的图像化过程的步骤为所述介电质层设置一个封闭的长方形沟槽，本发明优选是形成一个正方形沟槽，该封闭的正方形沟槽代表了 B基槽以及B极槽，每条沟槽是有一条B 基槽与B极槽直线连结构成。然后在此正方形沟槽平面内形成2条相互垂直平分十字型的沟槽，将此正方形沟槽平分为4个面积大致相等、图形大致相同的非封闭区域，所述两条相互垂直的十字形沟槽代表了 4条A基槽，所述4条A基槽相互垂直平分且与封闭的正方形沟槽不相通，最后，在十字型沟槽与封闭的正方形沟槽形成的非封闭区域内，以十字沟槽端点为起点，垂直于十字沟槽，形成2条以上的相互平行的沟槽，本发明中优选为形成4条相互平行的沟槽，该4条沟槽表示为本发明的A极槽，再在封闭的正方形沟槽上形成2条以上平行于A极槽的沟槽，本发明中优选形成4条沟槽，该4条沟槽表示B极槽。其中A极槽与 B极槽依次相邻设置，不相互接触。如图7所示，该图表示在完成图像化工艺过程后，在形成的沟槽中以及介电质层2 上沉积一层金属层3，该金属层材料选择有多种材料可选，如铜，铝，钽，钛及其合金等。该金属化过程可以采用传统的金属化流程，本发明中可以采用类大马士革铜工艺实现，本发明金属材料优选为铜。如图8所示，该图表示在完成金属沉积形成金属沉积层3以后，使金属材料完全填充沟槽，再经过化学机械抛光除掉多余的金属，将介电层2顶面的多余的金属层3研磨掉， 形成如图8所示的图形，利用此种方法不需要金属刻蚀，也不会涉及到非常大高宽比的工艺，工艺相对简单，且稳定可靠，而且同现有工艺完全兼容，兼容性好，并且具有良好的自屏蔽作用。以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何对该进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。
权利要求
1.一种MIM结构电容的子模块，其特征在于该电容由若干子模块组成，该子模块包括有A基槽、A极槽、介电质材料层、B基槽、B极槽，其中在介质材料层中，存在一个A基槽和 B基槽，A基槽和B基槽相互平行，A基槽上依次设置若干与A基槽垂直的A极槽，B基槽上依次设置若干与B基槽垂直的B极槽，A极槽与B极槽在物理空间内相互平行，A极槽与B 极槽依次相邻设置，所有的A基槽和A基槽上的A极槽与所有的B基槽和B基槽上的B极槽相互隔离，被介电质材料隔离。
2.如权利要求1所述的一种MIM结构电容的子模块，所述A基槽上的A极槽数量为2 个以上，B基槽上B极槽的数量为2个以上。
3.如权利要求2所述的一种MIM结构电容的子模块，所述A基槽上的A极槽数量为4 个，B基槽上B极槽的数量为4个。
4.一种MIM结构电容结构，其特征在于所述MIM结构电容结构由2个以上如权利要求1所述的一种M頂结构电容的子模块构成。
5.如权利要求4所述的一种MIM结构电容结构，所述MIM结构电容结构由4个MIM结构电容的子模块依次连接构成。
6.如权利要求4一5任何一项权利要求所述的一种MIM结构电容结构，所述相邻MIM结构电容的子模块中的所有A基槽相互连通，所有B基槽相互连通，相邻的MIM结构电容的子模块中的所有A基槽相互垂直。
7.如权利要求4一5任何一项权利要求所述的一种MIM结构电容结构，所述子模块中的一个A极槽与与相邻的子模块中的A基槽相重合。
8.—种制造权利要求5所述的一种MIM结构电容结构的工艺，其具有以下步骤a:在一种基片上沉积一层介电质层；b 在介电质层上进行图像化处理，过程为首先在所述介电质层设置一个封闭的长方形沟槽，在此沟槽平面内形成2条相互垂直平分十字型的沟槽，将介电质层平分为4个面积大致相等、图形大致相同的非封闭区域，所述2条相互垂直平分的沟槽与封闭的长方形沟槽不相通，其次，在十字型沟槽与封闭的长方形沟槽形成的非封闭区域内，以十字沟槽端点为起点，垂直于十字沟槽，形成2条以上的相互平行的沟槽，然后，形成相互平行且垂直于封闭的沟槽的2条以上沟槽，端点在封闭的沟槽上，端点在十字沟槽上的沟槽与端点在封闭沟槽上的沟槽相互平行，依次相邻，不相互接触；c:在介电质层上和介电质层中形成的沟槽中沉积一层金属极板层； d:进行化学机械研磨，将介电质层上的金属层研磨掉。
9.如权利要求8所述的制造一种MIM结构电容结构的工艺，所述步骤b中长方形沟槽为正方形。
10.如权利要求8所述的制造一种MIM结构电容结构的工艺，所述端点在十字沟槽上的沟槽为4条，端点在封闭的沟槽上的沟槽为4条。
11.如权利要求10所述的一种MIM结构电容结构的工艺，所述端点在十字沟槽上的沟槽不与封闭沟槽相接触，端点在封闭的沟槽上的沟槽不与十字沟槽相接触。
12.如权利要求10所述的制造一种MIM结构电容结构的工艺，所述端点在十字沟槽上的4条沟槽中有一条与十字沟槽中的一条重合。
全文摘要
一种MIM结构电容的子模块，该电容由若干子模块组成，该子模块包括有A基槽、A极槽、介电质材料层、B基槽、B极槽，其中在介质材料层中，存在一个A基槽和B基槽，A基槽和B基槽相互平行，A基槽上依次设置若干与A基槽垂直的A极槽，B基槽上依次设置若干与B基槽垂直的B极槽，A极槽与B极槽在物理空间内相互平行，A极槽与B极槽依次相邻设置，所有的A基槽和A基槽上的A极槽与所有的B基槽和B基槽上的B极槽相互隔离，被介电质材料隔离，一种MIM结构电容结构，所述MIM结构电容结构由前述的一种MIM结构电容的子模块构成，所述MIM结构电容结构由4个MIM结构电容的子模块依次连接构成。
文档编号H01L29/92GK102437176SQ20111023524
公开日2012年5月2日 申请日期2011年8月17日 优先权日2011年8月17日
发明者张文广, 徐强, 郑春生, 陈玉文 申请人:上海华力微电子有限公司