有源元件、像素结构、驱动电路以及显示面板的制作方法

专利名称：有源元件、像素结构、驱动电路以及显示面板的制作方法
技术领域：
本发明涉及一种有源元件以及具有该有源元件的像素结构、驱动电路以及显示面板。
背景技术：
一般而言，液晶显示器的像素结构包括有源元件与像素电极。有源元件用来作为液晶显示单元的开关元件。而为了控制个别的像素结构，通常会经由对应的扫描线与数据线来选取特定的像素，并通过提供适当的操作电压，以显示对应该像素的显示数据。另外， 像素结构中还包括储存电容器(storage capacitor)，使得像素结构具有电压保持的功能。 也就是，储存电容器能够储存上述所施加的操作电压，以维持像素结构显示画面的稳定性。为了在像素结构中设置储存电容器，一般会需要在像素结构中形成电容电极。然而，若是为了增加储存电容器的电容值而增加电容电极的面积，将会降低像素结构的开口率。目前已经有一种像素结构是将电容电极设计在数据线的下方，以增加像素结构的开口率。然而，因电容电极与数据线重叠会增加像素结构的负载(loading)，因此，此种像素结构会增加显示面板驱动所需的电源而较为耗电。

发明内容
本发明提供一种有源元件以及具有该有源元件的像素结构、驱动电路以及显示面板，其电容电极的设计可以使像素结构具有高开口率，且不会增加像素结构的负载。本发明提出一种像素结构，包括扫描线、数据线、第一有源元件、第一绝缘层、像素电极、电容电极及第二绝缘层。第一有源元件包括第一栅极、第一沟道、第一源极以及第一漏极，其中扫描线与栅极电性连接，源极与数据线电性连接。第一绝缘层位于第一栅极与第一沟道之间。像素电极与第一漏极电性连接。电容电极位于第一绝缘层上。第二绝缘层覆盖第一绝缘层以及电容电极，且第二绝缘层位于电容电极与第一漏极之间。本发明提出一种显示面板，其具有显示区以及非显示区，显示区以及非显示区并不彼此重叠，所述显示面板包括多个如上所述的像素结构以及至少一驱动电路。像素结构位于显示区中。驱动电路位于非显示区中，其中驱动电路包括至少一第二有源元件，其包括第二栅极、第二沟道、第二源极以及第二漏极。第二栅极位于第一绝缘层上，且第二绝缘层覆盖第二栅极。第二沟道位于第二栅极上方的第一绝缘层上。第二源极以及第二漏极位于第二沟道上。本发明提出一种驱动电路，包括第一栅极；第一绝缘层，覆盖第一栅极；第二栅极，位于第二绝缘层上；第二绝缘层，覆盖第一绝缘层以及第二栅极；第一沟道，设置在第一栅极上方的第二绝缘层上；第二沟道，设置在第二栅极上方的第二绝缘层上；第一源极以及第二漏极，位于第一沟道上；以及第二源极以及第二漏极，位于第二沟道上。本发明提出一种有源元件，其包括栅极、沟道、第一绝缘层、源极、漏极、电容电极以及第二绝缘层。第一绝缘层位于栅极以及沟道之间。源极以及漏极位于沟道上方。电容电极位于第一绝缘层上。第二绝缘层覆盖第一绝缘层以及电容电极，且位于电容电极与漏极之间。基于上述，由于本发明的电容电极位于第一绝缘层上，且第二绝缘层位于电容电极与漏极之间，因而电容电极与漏极形成电容。由于电容电极与漏极之间可以使用较薄的绝缘层，因此设置电容电极可减少占用像素结构的透光区的面积，因而能使像素结构具有高开口率。另外，因本发明的电容电极的电容耦合部没有与数据线重叠设置，因此此种电容电极的设计不会增加像素结构的负载。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。


图IA是根据本发明实施例的像素结构的俯视示意图。图IB是图IA沿着剖面线A-A，的剖面示意图。图2A是根据本发明实施例的像素结构的俯视示意图。图2B是图2A沿着剖面线A-A，的剖面示意图。图3A是根据本发明实施例的像素结构的俯视示意图。图:3B是图3A沿着剖面线A-A，的剖面示意图。图4是根据本发明实施例的像素结构的俯视示意图。图5是根据本发明实施例的像素结构的剖面示意图。图6是根据本发明实施例的显示面板的剖面示意图。图7是根据本发明另一实施例的显示面板的俯视示意图。图8是图7的显示面板中的像素结构与驱动电路的剖面示意图。图9是根据另一实施例的显示面板中的像素结构与驱动电路的剖面示意图。图10是根据本发明实施例的驱动电路的示意图。图11是图10的驱动电路中的部分有源元件以及电容器的剖面示意图。图12是根据另一实施例的驱动电路中的部分有源元件以及电容器的剖面示意图。附图标记说明100、200 基板106、170、212 钝化层IlObUlOb'电容耦合部160a:下层电极202:多晶硅层202s 源极区204 第一绝缘层208:辅助介电层400 显示面板404 非显示区
102、104 绝缘层 IlOaUlOa'连接部 150,160 垫层 160b 上层垫层 202c 沟道区 202d 漏极区 206 栅极 210 第二绝缘层 402 显示区 SL, SL'扫描线
DL, DL'；数据线U、U，像素区域G、G，、G1、G2 栅极CH、CH，、CHI、CH2 沟道0M、OMl、0M2 欧姆接触层S、S，、SM、S1、S2 源极D、D，、DM、D1、D2 漏极PE、PE，、214 像素电极V、V’、Vl V3 接触窗开口DR:驱动电路C1、C2:电容器Et:上电极E2:第二电极Gn、Gn-I、Gn+1 扫描线CK:时间信号线Ml M7 有源元件
CL, CL'电容电极 A 配向图案
T、T，、T1、T2 有源元件 Eb 下电极 El 第一电极 Ε3 第三电极 Vss 数据线 H、L、XCK 信号线
具体实施例方式第一实施例图IA是根据本发明实施例的像素结构的俯视示意图。图IB是图IA沿着剖面线 A-A’的剖面示意图。请同时参照图IA以及图1B，本实施例的像素结构包括设置在基板100 上的扫描线SL、数据线DL、有源元件T、第一绝缘层102、像素电极PE、电容电极CL以及第二绝缘层104。基板100上具有像素区域U，且一个像素区域U内设置一个像素结构。基板100的材料可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如导电材料、晶片、陶瓷、或其它可适用的材料)、或是其它可适用的材料。扫描线SL以及数据线DL是设置在基板100上。扫描线SL以及数据线DL彼此交越(cross over)设置。换言之，数据线DL的延伸方向与扫描线SL的延伸方向不平行，优选的是，数据线DL的延伸方向与扫描线SL的延伸方向垂直。另外，扫描线SL与数据线DL属于不同的膜层，且数据线DL与扫描线SL之间夹有第一绝缘层102以及第二绝缘层104。基于导电性的考虑，扫描线SL与数据线DL—般是使用金属材料。然而，本发明不限于此，根据其他实施例，扫描线SL与数据线DL也可以使用其他导电材料。例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导材料的堆叠层。有源元件T包括栅极G、沟道CH、源极S以及漏极D。栅极G与扫描线SL电性连接，源极S与数据线DL电性连接。根据本实施例，栅极G是设置在基板100上，且栅极G是与扫描线SL属于同一膜层，且栅极G的材料与扫描线SL的材料相同或相似。沟道CH位于栅极G上方的第二绝缘层104上。沟道CH的材料例如是非晶硅、多晶硅、金属氧化物半导体或是其他半导体材料。源极S以及漏极D设置在沟道CH的两侧。在本实施例中，源极S以及漏极D是与数据线DL属于同一膜层，换句话说，是以同一膜层图案化而形成，且源极S 以及漏极D的材料与数据线DL的材料相同或相似。在实施例中，倘若沟道CH是采用非晶硅材料，则沟道CH与源极S以及漏极D之间可还包括欧姆接触层0M，其材料可为经掺杂的
非晶娃。电容电极CL大体上位于栅极G上方且位于漏极D下方。换言之，电容电极CL的膜层位于栅极G的膜层与漏极D的膜层之间。根据本实施例，电容电极CL包括连接部IlOa 以及电容耦合部110b。电容耦合部IlOb与漏极D重叠之处是构成此像素结构的储存电容器。换言之，电容耦合部IlOb是作为储存电容器的下电极，漏极D是作为储存电容器的上电极。此外，连接部IlOa与电容耦合部IlOb连接，且连接部IlOa延伸至基板110的周边处是电性连接至共用电压(Vcom)。类似地，基于导电性的考虑，电容电极CL 一般是使用金属材料。然而，本发明不限于此，根据其他实施例，电容电极CL也可以使用其他导电材料。 例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导材料的堆叠层。根据本实施例，电容电极CL的连接部IlOa的延伸方向与扫描线SL的延伸方向平行。电容电极CL的电容耦合部IlOb的延伸方向与连接部IlOa垂直。在本实施例中，对于每一像素结构而言，电容耦合部IlOb是从连接部IlOa往扫描线SL所在的位置延伸。此外，根据本实施例，电容电极CL与部分栅极G重叠。更详细来说，电容电极CL的电容耦合部IlOb与栅极G部分地重叠设置。另外，电容电极CL的连接部IlOa与数据线DL亦有部分重叠。在本实施例中，在数据线DL与电容电极CL的重叠之处可进一步设置垫层150。所述垫层150例如是由沟道材料层(未标示)以及欧姆接触材料层(未标示)所构成(例如图2B中的垫层160的沟道材料层160a以及欧姆接触材料层160b所构成的方式)。沟道材料层是在形成沟道CH时所同时定义出，欧姆接触材料层是在形成欧姆接触层OM时所同时定义出。在数据线DL与电容电极CL之间设置垫层150可以减少两者重叠之处产生漏电。 然而，本发明不限制垫层150的材料。根据其他实施例，垫层150亦可以采用其他材料。在本实施例中，如图IB所示，在栅极G与沟道CH之间夹有第一绝缘层102以及第二绝缘层104，而位于栅极G与沟道CH之间的第一绝缘层102以及第二绝缘层104作为有源元件T的栅极绝缘层。另外，在电容电极CL(电容耦合部IlOb)与漏极D之间夹有第二绝缘层104，位于电容电极CL(电容耦合部IlOb)与漏极D之间的第二绝缘层104作为电容介电层。第一、第二绝缘层102、104的材料分别包括氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。特别是，第二绝缘层104的厚度小于第一绝缘层102的厚度。在此，第二绝缘层104(电容介电层)的厚度例如是约700 1500埃，且第一绝缘层102和第二绝缘层 104的加总(栅极绝缘层)厚度例如是约3300 5100埃。像素电极PE与有源元件T的漏极D电性连接。像素电极PE可为透明像素电极、 反射像素电极或是透明像素电极与反射像素电极的组合。所述透明像素电极的材料可包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。反射像素电极的材料例如是具有高反射性的金属材料。根据本实施例，上述的电容电极CL的连接部IlOa与像素电极PE有部分重叠。此外，本实施例所绘示的像素电极PE还包括多个配向图案A，其例如是配向狭缝。然而，本发明不限于此。根据其他实施例，像素电极PE亦可以不设置有配向图案A。此外，在本实施例中，如图IB所示，在像素电极PE与有源元件T (源极S与漏极D) 之间还包括设置有钝化层106、170。钝化层106、170具有接触窗开口 V，以使像素电极PE 而漏极D电性连接。钝化层106 —般又可称为保护层，其材料可为氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。钝化层170可称为平坦层，其材料例如是无机绝缘材料、有机绝缘材料或是有机感光材料等等。值得一提的是，在图IA所示的像素结构中，数据线DL是设置在像素区域U的边缘，扫描线SL、有源元件T以及电容电极CL是设置于像素区域U的中间。然而，本发明不限制数据线DL、扫描线SL、有源元件T以及电容电极CL在像素区域U的位置。根据本发明的实施例，在数据线DL与电容电极CL重叠之处可还包括设置垫层 150。垫层150可以是于形成沟道CH及欧姆接触层OM同时定义出。设置垫层150的目的是可以避免数据线DL与电容电极CL在此处发生短路或漏电的情形。另外，在图IA以及图IB的像素结构中，电容电极CL的电容耦合部IlOb举例与沟道CH重叠设置或/且栅极G亦有部分重叠。由于电容电极CL的电容耦合部IlOb与沟道 CH重叠设置，因而沟道CH可以减少电容电极CL的电容耦合部1 IOb与漏极D之间产生短路或漏电的情形。根据其他实施例，电容电极也可以不与栅极重叠，如图2A与图2B所示。图2A是根据本发明实施例的像素结构的俯视示意图，图2B是图2A沿着剖面线A-A’的剖面示意图。请参照图2A以及图2B，2A及图2B的实施例与图IA及图IB的实施例相似，因此在该实施例中与图IA及图IB相同的元件以相同的符号表示，且不再重复赘述。图2A及图 2B的实施例与图IA及图IB的实施例不同之处在于电容电极CL不与栅极G/沟道CH重叠设置。更详细来说，电容电极CL的电容耦合部IlOb不与栅极G/沟道CH重叠设置。另外，由于电容电极CL的电容耦合部IlOb不与栅极G/沟道CH重叠设置，因而在漏极D与电容电极CL的重叠之处可进一步设置垫层160。垫层160包括下层垫层160a与上层垫层160b。下层垫层160a的材料例如是与沟道CH材料相同，且上层垫层160b的材料例如是与欧姆接触层OM的材料相同。在漏极D与电容电极CL的重叠之处设置垫层160可以防止漏极D与电容电极CL在该处产生漏电或短路的情形。在上述实施例中，电容电极CL是位于栅极G与漏极D之间，且电容电极CL的电容耦合部1 IOb与漏极D重叠之处是构成该像素结构的储存电容器。由于有源元件T的栅极G 与漏极D所在之处原本就是非透光区。因此，相较于传统储存电容器的电容电极的设计方式，利用本发明的电容电极CL的设计方式可使像素结构具有较高的开口率。另外，本发明将电容电极CL设置于栅极G与漏极D之间还可进一步减少栅极与漏极D之间的寄生电容 (Cgd)，因而减少栅极对漏极的耦合(coupling)，改善画面品质，例如降低闪烁(flicker) 现象。另外，在本实施例中，第二绝缘层104(电容介电层)的厚度仅为700 1500埃， 其远低于第一绝缘层102和第二绝缘层104(栅极绝缘层)相加的厚度。由于第二绝缘层 104(电容介电层)的厚度足够薄，因此即使为了增加像素结构的开口率而减少电容电极面积，该储存电容器仍可具有足够的储存电容值。6/12 页此外，由于电容电极CL是位于栅极G与漏极D之间，且遮蔽了部分的栅极G。因此，电容电极CL还可阻挡来自基板100背面的光线(例如是背光模块的光线)，以减少所述背光对于沟道CH所造成的光漏电流效应。在上述两个实施例中，电容电极CL的电容耦合部IlOb是设置在靠近有源元件T 的位置。然，本发明不限于此。根据其他实施例，电容电极CL的电容耦合部IlOb也可以是设置在远离有源元件T之处，如图3A以及图;3B所示。图3A是根据本发明实施例的像素结构的俯视示意图，图:3B是图3A沿着剖面线 A-A’的剖面示意图。请参照图3A以及图3B，3A及图的实施例与图3A及图的实施例相似，因此在此实施例中与图3A及图;3B相同的元件以相同的符号表示，且不再重复赘述。 图3A及图;3B的实施例与图2A及图2B的实施例不同之处在于有源元件T是设置在像素区域U的边缘，且电容电极CL是设置在像素区域U的中间。因此，电容电极CL并未设置在靠近有源元件T之处。另外，在本实施例中，由于电容电极CL的电容耦合部IlOb不会与栅极G/沟道CH 重叠设置，因而在漏极D与电容电极CL的重叠之处可进一步设置垫层160。垫层160包括下层垫层160a与上层垫层160b。下层垫层160a的材料例如是与沟道CH材料相同，且上层垫层160b的材料例如是与欧姆接触层OM的材料相同。在漏极D与电容电极CL的重叠之处设置垫层160可以防止漏极D与电容电极CL在该处产生漏电或短路的情形。除了上述几种形式的像素结构之外，本发明将电容电极CL设置栅极G与漏极D之间还可应用于其他种形式的像素结构，如图4所示。图4的像素结构与图1的像素结构相似，不同之处主要是在于图4的像素结构为横向设置的像素结构，且扫描线是横跨在像素区域的中间。因此，在图4的像素结构中与图1相同的元件是以相似的符号来表示。请参照图4，此实施例的像素结构是设置在像素区域U’中，且像素结构包括扫描线SL’、数据线DL’、有源元件T’、像素电极PE’及电容电极CL’。扫描线SL’以及数据线DL’彼此交越(cross over)设置。换言之，数据线DL’的延伸方向与扫描线SL’的延伸方向不平行，优选的是，数据线DL’的延伸方向与扫描线SL’ 的延伸方向垂直。扫描线SL’与数据线DL’的材料可与上述图1的扫描线SL与数据线DL 的材料相同或相似。有源元件T’包括栅极G’、沟道CH’、源极S’以及漏极D’。栅极G’与扫描线SL’ 电性连接，源极S’与数据线DL’电性连接。类似地，栅极G’、沟道CH’、源极S’以及漏极D’ 的材料可与图1所述的栅极G、沟道CH、源极S以及漏极D相同或相似。电容电极CL’位于栅极G’与漏极D’之间。根据本实施例，电容电极CL’包括连接部110a’以及电容耦合部110b’。电容耦合部110b’与漏极D’重叠之处是构成此像素结构的储存电容器。换言之，电容耦合部110b’是作为储存电容器的下电极，漏极D’是作为储存电容器的上电极。连接部110a’是与电容耦合部110b’连接，且连接部110a’与共用电压(Vcom)电性连接。电容电极CL’的材料可与上述图1的电容电极CL的材料相同或相似。类似地，电容电极CL’的连接部110a’的延伸方向与扫描线SL’的延伸方向平行。 电容电极CL’的电容耦合部110b’的延伸方向与连接部110a’垂直。在本实施例中，对于每一像素结构而言，电容耦合部110b’是从连接部110a’往扫描线SL’所在的位置延伸。此外，根据本实施例，电容电极CL’与栅极G’部份重叠。更详细来说，电容电极CL’的电容耦合部110b’与栅极G’部分重叠设置。另外，电容电极CL’的连接部110a’与数据线DL’有
部分重叠。在本实施例中，在数据线DL’与电容电极CL’的重叠之处可进一步设置垫层150’。 所述垫层150’例如是由沟道材料层(未标示)以及欧姆接触材料层(未标示)所构成。在数据线DL’与电容电极CL’之间设置垫层150’可以减少两者重叠之处产生漏电。像素电极PE’与有源元件T’的漏极D’电性连接。像素电极PE’可为透明像素电极、反射像素电极或是透明像素电极与反射像素电极的组合。类似地，在图4的像素结构中，在栅极G’与沟道CH’之间还包括设置有第一绝缘层与第二绝缘层。在电容电极CL’ (电容耦合部110b’ )与漏极D’之间还包括第二绝缘层。 第二绝缘层的厚度例如是约700 1500埃，第一绝缘层与第二绝缘层的加总厚度例如是约 3300 5100埃。在像素电极PE’与有源元件T’(源极S’与漏极D’ )之间还包括设置有钝化层。钝化层具有接触窗开口 V’，以使像素电极PE’而漏极D’电性连接。在图4的实施例中，电容电极CL’是位于栅极G’与漏极D’之间，且电容电极CL’ 的电容耦合部110b’与漏极D’重叠之处是构成该像素结构的储存电容器。由于有源元件 T’的栅极G’与漏极D’所在之处原本就是非透光区。因此，相较于传统储存电容器的电容电极的设计方式，利用本实施例的电容电极CL’的设计方式可使像素结构具有较高的开口率。另外，本发明将电容电极CL’设置于栅极G’与漏极D’之间还可进一步减少栅极G’与漏极D’之间的寄生电容(Cgd)，因而减少栅极对漏极的耦合(coupling)，改善画面品质，例如降低闪烁(flicker)现象。另外，在本实施例中，由于第二绝缘层的厚度足够薄，即使为了增加像素结构的开口率而减少电容电极CL’面积，该储存电容器仍可具有足够的储存电容值。此外，由于电容电极CL’是位于栅极G’与漏极D’之间，且遮蔽了部分的栅极G’。因此，电容电极CL’还可阻挡来自背光模块的光线，以减少所述背光对于沟道CH’所造成的光漏电流效应。在上述数个实施例的像素结构中，其有源元件都是以底部栅极型薄膜晶体管为例来说明。然，本发明不限于此。根据其他实施例，本发明的像素结构亦可采用顶部栅极型薄膜晶体管，如下所述。图5是根据本发明实施例的像素结构的剖面示意图。请参照图5，该像素结构的有源元件包括设置在基板200上的多晶硅层202、栅极206、第一绝缘层204、辅助介电层208、 第二绝缘层210、源极SM以及漏极DM、电容电极220以及像素电极214，其中多晶硅层202、 栅极206、源极SM以及漏极DM构成有源元件。多晶硅层202具有源极区202s、漏极区202d以及沟道区202c。源极区202s与漏极区202d例如是掺杂N型离子的掺杂区或是掺杂P型离子的掺杂区。第一绝缘层204覆盖多晶硅层202以及基板200。第一绝缘层204的材料包括氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。栅极206设置在沟道区202c上方的第一绝缘层204上。栅极206与扫描线(未绘示)电性连接，且栅极206的材料例如是金属、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导材料的堆叠层。辅助介电层208覆盖栅极206以及第一绝缘层204。辅助介电层208的材料包括氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。电容电极220设置在辅助介电层208上。电容电极220的材料例如是金属、合金、 金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导材料的堆叠层。第二绝缘层210覆盖电容电极220。第二绝缘层210的材料包括氧化硅、氮化硅、 氮氧化硅或是其它合适的介电材料。源极SM以及漏极DM设置在第二绝缘层210上。源极SM与数据线(未绘示)电性连接。源极SM以及漏极DM的材料例如是金属、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导材料的堆叠层。此外，源极SM以及漏极DM分别透过接触窗开口 VI、V2而与源极区20 与漏极区202d电性连接。换言之，接触窗开口 V1、V2是贯穿了第二绝缘层210、辅助介电层208以及第一绝缘层204，以使源极SM以及漏极DM可分别透过接触窗开口 V1、V2而与源极区20 与漏极区 202d电性连接。特别是，电容电极220位于栅极206与漏极DM之间。且电容电极220与漏极DM 重叠之处是构成该像素结构的储存电容器。换言之，电容电极220是作为储存电容器的下电极，漏极DM是作为储存电容器的上电极。由于本实施例将电容电极220位于栅极206与漏极DM之间，而栅极206与漏极DM原本就是非透光。因此在此处设置电容电极可减少占用像素结构的透光区的面积。换言之，相较于传统储存电容器的电容电极的设计方式，利用本实施例的电容电极220的设计方式可使像素结构具有较高的开口率。另外，本发明将电容电极220设置于栅极206与漏极DM之间还可进一步减少栅极206与漏极DM之间的寄生电容(Cgd)，因而可提高画面品质。另外，钝化层212覆盖源极SM以及漏极DM。钝化层212的材料可为无机绝缘材料 (例如是氮化硅、氧化硅、氮氧化硅)、有机绝缘材料、有机感光材料或是其他材料。像素电极214设置在钝化层212上，且透过接触窗开口 V3与漏极DM电性连接。换言之，接触窗开口 V3贯穿钝化层212，以使像素电极214透过接触窗开口 V3与漏极DM电性连接。图6是根据本发明实施例的显示面板的剖面示意图。请参照图6，显示面板包括第一基板310、像素阵列312、第二基板320以及显示介质330。像素阵列312是设置在第一基板310上，且像素阵列312是由多个像素结构所构成，且该像素结构可为上述图1至图5任一实施例所示的像素结构。第二基板320可为单纯的空白基板、彩色滤光基板或是设置有电极层的基板。显示介质330可为液晶分子、电泳显示介质、或是其它可适用的介质。综合以上所述，本实施例将电容电极设置于栅极与漏极之间，因此在此处设置电容电极可减少占用像素结构的透光区的面积。因此，相较于传统储存电容器的电容电极的设计方式，利用实施例的电容电极的设计方式可使像素结构具有较高的开口率。另外，本实施例将电容电极设置于栅极与漏极之间还可进一步减少栅极与漏极之间的寄生电容(Cgd)，因而可提高画面品质。此外，由于第二绝缘层的厚度足够薄，因此即使为了增加像素结构的开口率而减少电容电极面积，该储存电容器仍可具有足够的储存电容值。再者，由于电容电极是位于栅极与漏极之间，且遮蔽了部分的沟道。因此，电容电极还可阻挡来自基板背面的光线(例如是背光模块的光线)，以减少所述背光对于沟道所造成的光漏电流效应。另外，因本实施例的电容电极的电容耦合部没有与数据线重叠设置， 因此此种电容电极的设计不会增加像素结构的负载。第二实施例图7是根据本发明另一实施例的显示面板的俯视示意图。图8是图7的显示面板中的位于像素区域中的像素结构与驱动电路的剖面示意图。请参照图7以及图8，本实施例的显示面板400具有显示区402以及非显示区404，且在显示面板400的显示区402中具有多个像素区域U，在显示面板400的非显示区404中具有至少一驱动电路DR。非显示区 404大致围绕显示区402。驱动电路DR可以位于显示区402的一侧、两侧、三侧或是周围。 本实施例是以驱动电路DR位于显示区402的两侧为例来说明，但本发明不限于此。承上所述，显示区402的多个像素区域U是呈阵列排列，且每一个像素区域U中对应设置有一个像素结构。因此，在显示区402中具有多个阵列排列的像素结构。位于每一像素区域U中的像素结构可以是如先前第一实施例所述的任一种像素结构。换言之，每一像素区域U中的像素结构可以是图IA以及图IB的像素结构、图2A以及图2B的像素结构、图3A以及图;3B的像素结构、图4的像素结构或是图5的像素结构。在此，为了详细说明本实施例的显示面板，每一像素区域U中的像素结构是以图2A以及图2B 的像素结构为例来说明，但不以此为限。在本实施例中，每一像素区域U中的像素结构包括第一有源元件Tl以及像素电极 PE。第一有源元件Tl包括第一栅极G1、第一沟道CH1、第一源极Sl以及第一漏极D1。第一栅极Gl与扫描线(未绘示于图8)电性连接，且第一源极Sl与数据线(未绘示于图8)电性连接。上述的第一栅极G1、第一沟道CH1、第一源极Sl以及第一漏极Dl的材料分别与先前第一实施例所述的栅极G、沟道CH、源极S以及漏极D相同或是相似，因此在此不再重复说明。另外，在第一沟道CHl与第一源极Si/第一漏极Dl之间亦可进一步设置欧姆接触层 OMl0另外，像素电极PE与第一有源元件Tl的第一漏极Dl电性连接。值得一提的是，如图8所示，在第一栅极Gl与第一沟道CHl之间夹有第一绝缘层 102以及第二绝缘层104，因此第一栅极Gl与第一沟道CHl之间的第一绝缘层102以及第二绝缘层104是作为第一有源元件Tl的栅极绝缘层。第一、第二绝缘层102、104的材料分别包括氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。第一绝缘层102和第二绝缘层 104的加总(栅极绝缘层)厚度例如是约3300 5100埃。另外，每一像素区域U中可进一步包括电容电极(电容耦合部)110b。电容电极 (电容耦合部)IlOb的膜层位于第一栅极Gl的膜层与第一漏极Dl的膜层之间。电容电极 (电容耦合部)IlOb与第一漏极Dl重叠之处是构成该像素结构的储存电容器。换言之，电容电极(电容耦合部)110b是作为储存电容器的下电极，第一漏极Dl是作为储存电容器的上电极。而位于电容电极(电容耦合部)110b与第一漏极Dl之间的第二绝缘层104是作为储存电容器的电容介电层。在此，第二绝缘层104(电容介电层)的厚度例如是约700 1500 埃。设置在非显示区404中的驱动电路DR例如是栅极驱动电路、源极驱动电路或是包括栅极驱动电路与源极驱动电路两者。特别是，驱动电路DR包括至少一第二有源元件T2， 该第二有源元件T2包括第二栅极G2、第二沟道CH2、第二源极S2以及第二漏极D2。上述的第二沟道CH2、第二源极S2以及第二漏极D2的材料分别与先前第一实施例所述的沟道CH、 源极S以及漏极D相同或是相似，上述的第二栅极G2的材料例如是与先前第一实施例所述的电容电极的材料相同或相似，因此在此不再重复说明。另外，在第二沟道CH2与第二源极 S2/第二漏极D2之间亦可进一步设置欧姆接触层0M2。值得一提的是，如图8所示，第二栅极G2是位于第一绝缘层102上，且第二绝缘层 104覆盖第二栅极G2。因此，在第二栅极G2与第二沟道CH2之间是夹有第二绝缘层104，因而第二绝缘层104是作为第二有源元件T2的栅极绝缘层。在此，第二绝缘层104的厚度例如是约700 1500埃。根据本实施例，所述驱动电路DR还进一步包括至少一电容器。所述电容器包括下电极肪以及上电极肚。下电极肪是位于第一绝缘层102上，且第二绝缘层104覆盖下电极肪。在此，下电极El例如是与像素结构中的电容电极(电容耦合部)110b属于同一膜层。另外，上电极肚位于下电极肪上方的第二绝缘层104上。在此，上电极肚例如是与第一有源元件Tl的第一源极Si/第一漏极Dl以及第二有源元件T2的第二源极S2/第二漏极D2属于同一膜层。因此，在本实施例中，驱动电路DR的电容器是由上电极肚、下电极 Eb以及第二绝缘层104(电容介电层)构成。承上所述，在本实施例的驱动电路DR中，第二有源元件T2是以第二绝缘层104作为栅极绝缘层，因第二绝缘层104的厚度足够薄，因此可以提高第二有源元件T2的漏极电流。基此，本实施例可以在维持既有的有源元件的整体效能的提前下而缩小第二有源元件 T2的面积，进而使得此驱动电路DR可以应用于窄边框显示面板中。另外，在本实施例的驱动电路中，所设计的电容器是以第二绝缘层104作为电容介电层。由于第二绝缘层104的厚度足够薄，因此可以提高电容器的储存电容值。类似地， 本实施例可以在维持既有的电容器的储存电容值的前提下而缩小电容器(下电极肪以及上电极肚)的面积，进而使得此驱动电路DR可以应用于窄边框显示面板中。图9是根据另一实施例的显示面板中的像素结构与驱动电路的剖面示意图。图9 的实施例与上述图8的实施例相似，因此相同的元件以相同的符号表示，且不再重复说明。 图9的实施例与图8的实施例不相同之处在于，驱动电路DR的电容器包括第一电极E1、第二电极E2以及第三电极E3。在此，第二电极E2即等同于图8的下电极肪，且第三电极E3 即等同于图8的上电极肚。而本实施例在第二电极E2的下方还设置第一电极E1。因此， 第一电极El是位于基板100上，且第一绝缘层102覆盖第一电极E1。第二电极E2位于第一绝缘层102上，且第二绝缘层104覆盖第二电极E2。第三电极E3位于第二电极E2上方的第二绝缘层104上。换言之，本实施例的电容器是由两个并联的电容器所构成，因此可以提高电容器的储存电容值。类似地，本实施例可以在维持既有的电容器的储存电容值的前提下而缩小电容器(第一电极E1、第二电极E2以及第三电极E3)的面积，进而使得此驱动电路DR可以应用于窄边框显示面板中。第三实施例图10是根据本发明实施例的驱动电路的示意图。图11是图10的驱动电路中的其中一有源元件以及其中一电容器的剖面示意图。请参照图10，本实施例的驱动电路例如是可以应用于图7所示的显示面板的驱动电路DR，且本实施例的驱动电路DR是以栅极驱动电路为例，但本发明不限于此。在本实施例中，驱动电路包括多个有源元件Ml M7以及多个电容器Cl C2。另外，扫描线电性连接有源元件M7、M6以及电容器C2，扫描线&ι+1、 Gn-I分别电性连接有源元件Ml、M4，数据线Vss电性连接有源元件M2，时间信号线CK电性连接有源元件M7与电容器Cl，信号线H、L分别电性连接有源元件M4、Ml，且信号线XCK电性连接有源元件M5。承上所述，在图10的驱动电路中，有源元件Ml M7可以是由图11所述的第一有源元件Tl以及第二有源元件T2所构成。换言之，有源元件Ml M7中的一部分是由图11 所述的第一有源元件Tl所构成，且有源元件Ml M7中的另一部分的是由图11所述的第二有源元件T2所构成。请参照图11，第一有源元件Tl包括第一栅极G1、第一沟道CH1、第一源极Sl以及第一漏极Dl。另外，在第一沟道CHl与第一源极Si/第一漏极Dl之间亦可进一步设置欧姆接触层0M1。此外，在第一栅极Gl与第一沟道CHl之间夹有第一绝缘层102以及第二绝缘层104，因此第一栅极Gl与第一沟道CHl之间的第一绝缘层102以及第二绝缘层104是作为第一有源元件Tl的栅极绝缘层。第一、第二绝缘层102、104的材料分别包括氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。第一绝缘层102和第二绝缘层104的加总(栅极绝缘层)厚度例如是约3300 5100埃。第二有源元件T2包括第二栅极G2、第二沟道CH2、第二源极S2以及第二漏极D2。 另外，在第二沟道CH2与第二源极S2/第二漏极D2之间亦可进一步设置欧姆接触层0M2。 在此，第二栅极G2是位于第一绝缘层102上，且第二绝缘层104覆盖第二栅极G2。因此，在第二栅极G2与第二沟道CH2之间是夹有第二绝缘层104，因而第二绝缘层104是作为第二有源元件T2的栅极绝缘层。第二绝缘层104的厚度例如是约700 1500埃。另外，电容器C1、C2分别包括下电极肪以及上电极肚。下电极肪是位于第一绝缘层102上，且第二绝缘层104覆盖下电极肪。上电极肚位于下电极肪上方的第二绝缘层104上。因此，电容器Cl、C2是由上电极肚、下电极肪以及第二绝缘层104(电容介电层)构成。承上所述，在本实施例的驱动电路中，第一有源元件Tl是以第一绝缘层102以及第二绝缘层104作为栅极绝缘层，因此第一有源元件Tl可以应用在驱动电路中需要较厚的栅极绝缘层的有源元件中。另外，第二有源元件T2是以第二绝缘层104作为栅极绝缘层， 因第二绝缘层104的厚度足够薄，因此可以提高第二有源元件T2的漏极电流。基此，本实施例可以在维持既有的有源元件的整体效能的提前下而缩小第二有源元件T2的面积，进而缩小此驱动电路整体面积。另外，因电容器Cl、C2是以第二绝缘层104作为电容介电层。由于第二绝缘层104 的厚度足够薄，因此可以提高电容器的储存电容值。类似地，本实施例可以在维持既有的电容器的储存电容值的前提下而缩小电容器(下电极肪以及上电极Et)的面积，进而缩小此驱动电路可的整体面积。图12是根据另一实施例的驱动电路中的部分有源元件以及电容器的剖面示意图。图12的实施例与上述图11的实施例相似，因此相同的元件以相同的符号表示，且不再重复说明。图12的实施例与图11的实施例不相同之处在于，驱动电路的电容器Cl、C2包括第一电极E1、第二电极E2以及第三电极E3。在此，第二电极E2即等同于图11的下电极肪，且第三电极E3即等同于图11的上电极肚。而本实施例在第二电极E2的下方还设置第一电极E1。因此，第一电极El是位于基板100上，且第一绝缘层102覆盖第一电极E1。第二电极E2位于第一绝缘层102上，且第二绝缘层104覆盖第二电极E2。第三电极E3位于第二电极E2上方的第二绝缘层104上。换言之，本实施例的电容器是由两个并联的电容器所构成，因此可以提高电容器的储存电容值。类似地，本实施例可以在维持既有的电容器的储存电容值的前提下而缩小电容器(第一电极E1、第二电极E2以及第三电极E3)的面积，进而缩小此驱动电路的整体面积。虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定为准。
权利要求
1.一种像素结构，位于基板上，包括 扫描线以及数据线；第一有源元件，包括第一栅极、第一沟道、第一源极以及第一漏极，其中该扫描线与该第一栅极电性连接，该第一源极与该数据线电性连接； 像素电极，与该第一漏极电性连接； 第一绝缘层，位于该第一栅极与该第一沟道之间； 电容电极，位于该第一绝缘层上；以及第二绝缘层，覆盖该第一绝缘层以及该电容电极，且该第二绝缘层位于该电容电极与该第一漏极之间。
2.如权利要求1所述的像素结构，其中该电容电极包括 电容耦合部，与该第一漏极重叠处构成储存电容器；以及连接部，与该电容耦合部连接。
3.如权利要求2所述的像素结构，其中该连接部的延伸方向与该扫描线的延伸方向平行。
4.如权利要求2所述的像素结构，其中该连接部与该像素电极至少部分重叠。
5.如权利要求4所述的像素结构，其中该连接部与该数据线至少部分重叠。
6.如权利要求2所述的像素结构，其中该电容耦合部大体与该连接部垂直。
7.如权利要求1所述的像素结构，其中该第二绝缘层的厚度小于该第一绝缘层的厚度，且该第二绝缘层的厚度约为700 1500埃，该第一绝缘层与该第二绝缘层的厚度加总约为3300 5100埃。
8.如权利要求1所述的像素结构，其中该基板具有像素区域，该数据线设置在该像素区域的边缘，该扫描线、该第一有源元件以及该电容电极设置于该像素区域的中间，其中该像素电极具有多个配向图案。
9.如权利要求1所述的像素结构，还包括钝化层，位于该像素电极与该第一有源元件之间，其中该钝化层具有接触窗开口，且该像素电极通过该接触窗开口而与该第一漏极电性连接。
10.如权利要求1所述的像素结构，其中该电容电极不与该第一栅极重叠。
11.如权利要求1所述的像素结构，其中该电容电极与该第一栅极或该第一沟道重叠。
12.如权利要求1所述的像素结构，还包括钝化层，位于该像素电极与该第一有源元件之间。
13.如权利要求12所述的像素结构，还包括辅助介电层，位于该第一栅极与该第二绝缘层之间，其中该电容电极夹设于该辅助介电层及该第二绝缘层之间。
14.一种显示面板，其具有显示区以及非显示区，该显示面板包括 多个如权利要求1所述的像素结构，位于该显示区中；以及至少一驱动电路，位于该非显示区中，其中该驱动电路包括至少一第二有源元件，该第二有源元件包括第二栅极，位于该第一绝缘层上，且该第二绝缘层覆盖该第二栅极； 第二沟道，位于该第二栅极上方的该第一绝缘层上；以及第二源极以及第二漏极，位于该第二沟道上。
15.如权利要求14所述的显示面板，还包括至少一电容器，位于该非显示区中，其中该电容器包括下电极，位于该第一绝缘层上，且该第二绝缘层覆盖该下电极；以及上电极，位于该下电极上方的该第二绝缘层上。
16.如权利要求14所述的显示面板，还包括至少一电容器，位于该非显示区中，其中该电容器包括第一电极，且该第一绝缘层覆盖该第一电极；第二电极，位于该第一绝缘层上，且该第二绝缘层覆盖该第二电极；以及第三电极，位于该第二电极上方的该第二绝缘层上。
17.一种驱动电路，包括 第一栅极；第一绝缘层，覆盖该第一栅极；第二栅极，位于该第一绝缘层上；第二绝缘层，覆盖该第一绝缘层以及该第二栅极；第一沟道，设置在该第一栅极上方的该第二绝缘层上；第二沟道，设置在该第二栅极上方的该第二绝缘层上；第一源极以及第二漏极，位于该第一沟道上；以及第二源极以及第二漏极，位于该第二沟道上。
18.如权利要求17所述的驱动电路，其中该第二绝缘层的厚度小于该第一绝缘层的厚度，且该第二绝缘层的厚度约为700 1500埃，该第一绝缘层与该第二绝缘层的厚度加总约为3300 5100埃。
19.如权利要求17所述的驱动电路，还包括至少一电容器，该电容器包括 下电极，位于该第一绝缘层上，且该第二绝缘层覆盖该下电极；以及上电极，位于该下电极上方的该第二绝缘层上。
20.如权利要求17所述的驱动电路，还包括至少一电容器，该电容器包括 第一电极，且该第一绝缘层覆盖该第一电极；第二电极，位于该第一绝缘层上，且该第二绝缘层覆盖该第二电极；以及第三电极，位于该第二电极上方的该第二绝缘层上。
21.一种有源元件，包括 栅极；沟道；第一绝缘层，位于该栅极与该沟道之间； 源极以及漏极，位于该沟道上方； 电容电极，位于该第一绝缘层上；以及第二绝缘层，覆盖该第一绝缘层以及该电容电极，且该第二绝缘层位于该电容电极与该漏极之间。
22.如权利要求21所述的有源元件，其中该电容电极包括电容耦合部，该电容耦合部与该漏极重叠处构成储存电容器。
23.如权利要求21所述的有源元件，其中该电容电极不与该栅极重叠。
24.如权利要求21所述的有源元件，其中该电容电极与该栅极或该沟道重叠。
25.如权利要求21所述的有源元件，其中该沟道位于该栅极上方。
26.如权利要求21所述的有源元件，还包括辅助介电层，位于该栅极与该第二绝缘层之间，其中该电容电极夹设于该辅助介电层及该第二绝缘层之间，且该沟道位于该栅极下方。
全文摘要
本发明提出一种有源元件、像素结构、驱动电路以及显示面板。该像素结构包括扫描线、数据线、有源元件、第一绝缘层、像素电极、电容电极以及第二绝缘层。有源元件包括栅极、沟道、源极以及漏极，其中扫描线与栅极电性连接，源极与数据线电性连接。第一绝缘层设置在栅极与沟道之间。像素电极与漏极电性连接。电容电极位于第一绝缘层上。第二绝缘层覆盖第一绝缘层以及电容电极，且位于电容电极与漏极之间。
文档编号H01L27/02GK102314034SQ201110263639
公开日2012年1月11日 申请日期2011年9月7日 优先权日2010年9月26日
发明者刘圣超, 张哲嘉, 李怡慧, 林志宏, 蔡五柳, 陈昱丞, 陈茂松, 魏全生 申请人:友达光电股份有限公司