专利名称：多栅器件的形成方法
技术领域：
本发明涉及半导体技术领域，特别涉及一种多栅器件的形成方法。
背景技术：
随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD， Critical Dimension)进一步下降时，即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管(Fin FET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14 一般是通过对半导体衬底10刻蚀后得到的；介质层 11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
现有技术的多栅器件的形成方法，包括
请参考图2，提供基底20，在所述基底20表面形成有图形化的光刻胶层21。
请参考图3，以所述图形化的光刻胶层21为掩膜，刻蚀所述基底20，形成凸出的鳍部23。
然而，现有技术形成的多栅器件的鳍部23的特征尺寸较大，器件性能改善不大。
更多关于多栅器件的形成方法请参考公开号为“US7868380B2”的美国专利。发明内容
本发明解决的问题是提供一种多栅器件的形成方法，形成的多栅器件的鳍部的特征尺寸更小、器件性能好。
为解决上述问题，本发明提供了一种多栅器件的形成方法，包括
提供基底；形成位于所述基底表面的具有第一开口的硅薄膜；所述第一开口内填充满半导体薄膜；形成覆盖所述硅薄膜和半导体薄膜的光刻胶层，所述光刻胶层具有第二开口，所述第二开口位于所述第一开口的正上方，且所述第二开口的宽度小于所述第一开口的宽度；
向所述第二开口内填充满自对准层；
对所述自对准层进行退火处理，形成分别呈线性排列的第一结构和第二结构，且所述第一结构和第二结构相互交错排列；
去除所述第一结构，形成具有多个第三开口的自对准层；
以所述具有多个第三开口的自对准层为掩膜，去除部分所述半导体薄膜，形成第三结构；
形成与所述第三结构相对应的鳍部。
可选地，所述自对准层的材料为PS-b-PMMA。
可选地，所述第一结构的材料为PMMA，所述第二结构的材料为PS ;或者所述第一结构的材料为PS，所述第二结构的材料为PMMA。
可选地，当所述第一结构的材料为PMMA时，去除所述第一结构的工艺步骤包括 采用紫外光源照射所述第一结构，添加醋酸去除所述第一结构。
可选地，所述紫外光的功率为280W ;所述醋酸中CH3COOH和H2O的体积比例为3 7。
可选地，所述第一结构的宽度为10-20nm，所述第二结构的宽度为20_40nm。
可选地，所述半导体薄膜的材料为SiGe或SiC。
可选地，所述半导体薄膜的形成工艺为化学气相沉积或物理气相沉积。
可选地，所述半导体薄膜的形成步骤包括在温度为600-800°C，压力为 O. 1-0. 3Torr的条件下，通入流量为80_150sccm的SiH4,流量为40_80sccm的GeH4,流量为 10-20SLM 的 H2。
可选地，所述形成与所述第三结构相对应的鳍部的工艺步骤包括在相邻两个第三结构间的开口内形成第四结构，并去除所述第三结构；当所述第四结构的宽度等于待形成的鳍部的宽度时，将第四结构作为多栅器 件的鳍部；当所述第四结构的宽度小于待形成的鳍部的宽度时，在所述第四结构表面形成相应厚度的、与所述第四结构的材料相同的薄膜，形成多栅器件的鳍部；当所述第四结构的宽度大于待形成的鳍部的宽度时，去除部分第四结构形成鳍部。
可选地，所述鳍部的宽度为12nm_40nm。
可选地，所述去除所述第三结构的工艺为刻蚀工艺，所述刻蚀工艺的参数为温度 600-800°C，压力为I个大气压,流量为150-300sccm的HC1，流量为15-30SLM的H2。
可选地，所述在所述第四结构表面形成相应厚度的、与所述第四结构的材料相同的薄膜的形成工艺为选择性外延生长工艺。
可选地，所述选择性外延生长工艺的工艺参数为压力O. 1-0. 3Torr，温度 1500-1800°C，流量为 150-300sccm 的 SiH2Cl2,流量为 20_50sccm 的 HCl，流量为 10-20SLM 的H2。
可选地，所述第四结构和所述鳍部的材料为Si。
可选地，所述形成与所述第三结构相对应的鳍部的工艺步骤包括当所述第三结构的宽度等于待形成的鳍部的宽度时，将所述第三结构作为多栅器件的鳍部；当所述第三结构的宽度小于待形成的鳍部的宽度时，在所述第三结构表面覆盖一层所述半导体薄膜， 形成多栅器件的鳍部；当所述第三结构的宽度大于待形成的鳍部的宽度时，对所述第三结构进行修剪后形成多栅器件的鳍部。
可选地，所述鳍部的宽度为2nm_30nm。
可选地，所述在所述第三结构表面覆盖一层所述半导体薄膜的形成工艺为选择性外延生长工艺。
可选地，所述选择性外延生长工艺的工艺参数为温度600-800°C，压力.O. 1-0. 3Torr,流量为 80_150sccm 的 SiH4,流量为 40_80sccm 的 GeH4,流量为 10-20SLM 的
可选地，所述第三结构和所述鳍部的材料为SiGe或SiC。
可选地，所述半导体薄膜的厚度为l_3nm。
可选地，所述半导体薄膜的材料为SiGe或SiC。
可选地，还包括形成覆盖所述硅薄膜和半导体薄膜的硬掩膜层，所述光刻胶层形成在所述硬掩膜层上。
与现有技术相比，本发明具有以下优点
本发明的实施例在第二开口内填充满自对准层，所述自对准层在退火处理时会形成分别呈线性排列且相互交错排列的第一结构和第二结构，所述第一结构和第二结构的宽度小，利用所述自对准层形成的鳍部的特征尺寸也较现有技术形成的鳍部的特征尺寸小， 可以有效提高多栅器件的驱动电流，改善所述多栅器件的性能。
进一步的，本发明的实施例中，根据待形成的多栅器件的鳍部的特征尺寸，选择对第三结构进行相应的处理后形成鳍部，或者选择在相邻两个第三结构间的开口内形成第四结构，对所述第四结构进行相应的处理后形成鳍部。本发明实施例形成的多栅器件的鳍部的特征尺寸小，可以有效提高多栅器件的驱动电流，改善所述多栅器件的性能。
图1是现有技术的鳍形场效应管的立体结构示意图2-图3是现有技术的多栅器件的形成过程的剖面结构示意图4是本发明实施例的多栅器件的形成方法的流程示意图5-图15是本发明第一实施例的多栅器件的形成过程的剖面结构示意图16-图18是本发明第二实施例的多栅器件的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述，现有技术的多栅器件的形成方法中，形成的多栅器件的鳍部的特征尺寸较大，不利于提高多栅器件的驱动电流，限制了多栅器件的性能。
本发明实施例的发明人经过研究后发现，自对准技术(Directed self-assembly technology, D SA)中，聚苯乙烯-聚甲基丙烯酸甲酯嵌段共聚物 (polystyrene-block-poly (methyl methacrylate) copolymers, PS-b-PMMA)在退火条件下，PS (polystyrene)材料和 PMMA (poly methyl methacrylate)材料会分别呈线性排列 (linear aligned)，且所述PS材料和PMMA材料相互交错的条状结构，并且每条的PS材料和PMMA材料的宽度较小。若将所述自对准技术(DSA)应用在多栅器件的形成方法中，则可以形成较现有技术更小宽度的鳍部，有效提高多栅器件的驱动电流，改善所述多栅器件的性能。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
请参考图4，本发明实施例的多栅器件的形成方法，包括
步骤S101，提供基底；形成位于所述基底表面的具有第一开口的硅薄膜；所述第一开口内填充满半导体薄膜；形成覆盖所述硅薄膜和半导体薄膜的光刻胶层，所述光刻胶层具有第二开口，所述第二开口位于所述第一开口的正上方，且所述第二开口的宽度小于所述第一开口的宽度；
步骤S103，向所述第二开口内填充满自对准层；
步骤S105，对所述自对准层进行退火处理，形成分别呈线性排列的第一结构和第二结构，且所述第一结构和第二结构相互交错排列；
步骤S107，去除所述第一结构，形成具有多个第三开口的自对准层；
步骤S109，以所述具有多个第三开口的自对准层为掩膜，去除部分所述半导体薄膜，形成第三结构；
步骤S111，形成与所述第三结构相对应的鳍部。
具体的，请参考图5-图18的本发明的两个实施例的形成过程的剖面结构示意图。
第一实施例
请参考图5，提供基底200 ;形成位于所述基底200表面的具有第一开口(未标示) 的硅薄膜201 ;所述 第一开口内填充满半导体薄膜203 ;形成覆盖所述硅薄膜201和半导体薄膜203的硬掩膜层205 ;形成覆盖所述硬掩膜层205的光刻胶层207，所述光刻胶层207 具有第二开口 209，所述第二开口 209位于所述第一开口的正上方，且所述第二开口 209的宽度小于所述第一开口的宽度。
其中，所述基底200作为后续工艺提供工作平台，所述基底的材料为氧化硅 (oxide)。
所述硅薄膜201的材料为单晶硅(Si)或多晶硅(poly)。所述硅薄膜201的厚度与后续形成的多栅器件的鳍部的高度有关。考虑到后续形成的鳍部的高度如果太大，则容易出现断裂(collapse)或移动(remove),所述娃薄膜201的厚度选为l_3nm。在本发明的实施例中，所述硅薄膜201的材料为单晶硅。所述硅薄膜201的厚度为3nm。
在本发明的实施例中，为使得多栅器件的电路设计更加简单，更易实现集成化，所述基底200与硅薄膜201构成了绝缘体上硅(SOI)。
所述第一开口定义出后续形成第三结构的位置。所述第一开口的形成工艺为刻蚀工艺，例如干法刻蚀。由于所述干法刻蚀工艺已为本领域技术人员所熟知，在此不再赘述。
所述半导体薄膜203用于后续形成多栅器件的鳍部，所述半导体薄膜203的材料为SiGe或SiC，所述半导体薄膜203的形成工艺为化学气相沉积或物理气相沉积。在本发明的实施例中，所述半导体薄膜203的材料为SiGe，所述半导体薄膜203的形成步骤包括 在温度为600-800°C，压力为O. 1-0. 3Torr的条件下，通入流量为80_150sccm的SiH4,流量为 40-80sccm 的 GeH4,流量为 10-20SLM 的 H20
所述硬掩膜层205用于后续刻蚀工艺时作为半导体薄膜203的掩膜，同时会保护半导体薄膜203其他未被刻蚀的部分不受到损害。所述硬掩膜层205的材料为SiO2或SiN。在本发明的实施例中，所述硬掩膜层205的材料为Si02。
所述光刻胶层207的第二开口 209用于后续填充自对准层。为使后续自对准层形成的第一结构和第二结构得以充分利用，所述第二开口 209的宽度小于第一开口的宽度。 所述第二开口 209的宽度与后续形成的多栅器件的鳍部的个数有关。所述第二开口 209可以暴露出硬掩膜层205表面，也可以不暴露出硬掩膜层205的表面。在本发明的实施例中， 所述第二开口 209暴露出所述硬掩膜层205表面。
需要说明的是，在本发明的实施例中，所述宽度为剖面结构示意图中平行于基底的方向。
另外，需要说明的是，在本发明的其他实施例中，也可以直接在所述硅薄膜201和半导体薄膜203表面覆盖光刻胶层207。
请参考图6，向所述第二开口(未标示)内填充满自对准层211。
所述自对准层211用于后续作为掩膜形成鳍部。本发明实施例的发明人经过研究发现，若采用图形化的光刻胶，双图形化等方法形成多栅器件的鳍部，其制造成本高，不利于降低生产成本。
经过进一步研究，发明人发现有的共聚物在特定工艺条件下，会进行重新排列组合(directed self-assembly),形成交错排列的结构。例如,共聚物PS_b_PMMA,在退火条件下，PS材料和PMMA材料会分别呈线性排列，且相互交错排列。发明人发现将此种类型的共聚物应用到多栅器件的形成方法中，可以形成小的特征尺寸的多栅器件的鳍部，并且制造成本低。
在本发明的实施例中，所述自对准层211的材料选用的是共聚物PS-b-PMMA，用于后续形成交错排列的第一结构和第二结构，以利于后续形成鳍部。
请参考图7，对所述自对准层进行退火处理，形成分别呈线性排列的第一结构213 和第二结构215，且所述第一结构213和第二结构215相互交错排列。
所述退火处理的温度为80_150°C。所述退火处理后形成的第一结构和第二结构的宽度受PS和PMMA分子结构的影响略有不同。其中，所述第一结构213的宽度为10_20nm， 所述第二结构215的宽度为20-40nm。
在本发明的实施例中，所述第一结构213的材料为PMMA，所述第二结构215的材料为PS。所述第一结构213的宽度为10nm，所述第二结构215的宽度为20nm。
需要说明的是，在本发明的其他实施例中，所述第一结构213的材料也可以为PS， 所述第二结构215的材料为PMMA。
请参考图8，去除所述第一结构，形成具有多个第三开口 217的自对准层(即第二结构215)。
发明人经过研究后发现，将所述退火处理后的PS-b-PMMA放在紫外光源下的照射，然后用醋酸可以去除其中的PMMA材料，而不会对PS材料及其排布造成影响。
因此，在本发明的实施例中，可以采用上述方法去除所述第一结构。具体步骤为 将所述退火处理后的自对准层置于功率为250-300W的紫外光下照射，然后添加醋酸去除所述第一结构，形成具有多个第三开口 217的自对准层(即第二结构215)。其中，当功率为 280W的紫外光，所述醋酸中CH3COOH和H2O的体积比例为3 : 7时，去除所述第一结构的效果最好。
需要说明的是，由于所述第三开口 217为去除第一结构后所得，所述第三开口 217 的宽度与所述第一结构的宽度相同，所述第三开口 217的宽度为10-20nm。在本发明的实施例中，所述第三开口 217的宽度为10nm。
请参考图9，以所述具有多个第三开口 217的自对准层为掩膜，去除所述硬掩膜层 205。
去除所述硬掩膜层205的工艺为刻蚀工艺，例如干法刻蚀。由于所述刻蚀工艺已为本领域技术人员所熟知，在此不再赘述。
请参考图10，去除所述光刻胶层和第二结构，暴露出所述硬掩膜层205的表面，所述硬掩膜层205具有第四开口 219。
所述光刻胶层和第二结构的存在会影响后续形成多栅器件的鳍部的刻蚀效果。为了不影响后续形成多栅器件的鳍部的效果，在本发明的实施例中，先去除所述光刻胶层和第二结构。
所述去除所述光刻胶层和第二结构的方法可以为化学机械抛光和刻蚀工艺。由于所述化学机械抛光和刻蚀工艺已为本领域技术人员所熟知，在此不再赘述。
所述第四开口 219的宽度与所述第三开口的 宽度相同，通常所述第四开口 219的宽度为10-20nm。在本发明的实施例中，所述第四开口 219的宽度为10nm。
需要说明的是，在本发明的其他实施例中，也可以在后续形成第三结构之后再去除所述光刻胶层和第二结构。
请参考图11，以所述具有多个第四开口 219的硬掩膜层205为掩膜，去除部分所述半导体薄膜，形成第三结构221。
去除部分所述半导体薄膜的工艺为刻蚀工艺，例如干法刻蚀。具体的，所述去除部分所述半导体薄膜的工艺参数为温度600-800°C，压力为I个大气压，流量为150-300sCCm 的HCl，流量为15-30SLM的H2。形成的第三结构221的质量好。
在本发明的实施例中，所述去除部分所述半导体薄膜的工艺参数为温度650°C， 压力为I个大气压，流量为200sccm的HCl，流量为20SLM的H2。
需要说明的是，若直接在所述硅薄膜和半导体薄膜表面覆盖光刻胶层，则以所述具有多个第三开口的自对准层为掩膜，去除部分所述半导体薄膜，形成第三结构。
请参考图12，在相邻两个第三结构221间的开口(未标示)内形成第四结构223， 所述第四结构223的表面与所述第三结构221的表面齐平。
所述第四结构223用于后续过程中形成多栅器件的鳍部；所述第四结构223的材料为单晶硅(Si);所述第四结构223的宽度与所述第二结构的宽度相同，通常为20-40nm nm ;所述第四结构223的形成工艺为沉积工艺或者选择性外延生长工艺。
在本发明的实施例中，所述第四结构223的宽度为30nm。为了简化工艺步骤，所述第四结构223的形成工艺为选择性外延生长工艺。所述外延生长工艺的工艺参数范围为 压力 O. 1-0. 3Torr，温度 1500-1800°C，流量为 150_300sccm 的 SiH2Cl2,流量为 20_50sccm 的 HC1，流量为10-20SLM的H2。本发明的实施例中，形成所述第四结构223的工艺参数为压力 O.1Torr，温度 1700°C，流量为 200sccm 的 SiH2Cl2,流量为 30sccm 的 HC1，流量为 15SLM 的H2。
请参考图13，去除所述硬掩膜层和第三结构形成间隙，暴露出所述第四结构223的顶部和侧壁。
去除所述硬掩膜层的工艺为化学机械抛光或刻蚀工艺。去除所述硬掩膜层后，暴露出所述第四结构223的顶部。
去除所述第三结构的工艺为刻蚀工艺，例如干法刻蚀。去除所述第三结构后，形成间隙，暴露出所述第四结构223的侧壁。在本发明的实施例中，所述刻蚀工艺的参数为温度600-800°C，压力为I个大气压,流量为150-300sccm的HC1，流量为15-30SLM的H2。
由于在实际过程中，待形成的鳍部的宽度会有所不同，需要根据实际情况对所述第四结构进行相应的处理，形成多栅器件的鳍部。具体地，分为以下三个实例来进行描述。
实例I
请继续参考图13，当所述第四结构223的宽度等于待形成的鳍部的特征尺寸(CD) 时，将所述第四结构223作为多栅器件的鳍部。在本发明的实施例中，即待形成的鳍部的宽度为30nm的情况下，直接将所述第四结构223作为多栅器件的鳍部。再形成覆盖所述基底 200的表面和鳍部的一部分侧壁的介质层；以及横跨在所述鳍部上，覆盖所述鳍部的顶部和侧壁的栅极结构等，最终形成多栅器件。
实例2
请参考图14，当所述第四结构223的宽度小于待形成的鳍部的宽度时，在所述第四结构223的侧壁形成相应厚度的、与所述第四结构223的材料相同的薄膜225，形成多栅器件的鳍部。
在本发明的实施例中，即在待形成的鳍部的宽度大于30nm的情况下，例如实际需要的鳍部的宽度为32nm，则需要在所述第四结构223的侧壁形成2nm厚度的单晶硅薄膜 225。
为了简化工艺，所述单晶硅薄膜的形成工艺为选择性外延生长工艺。所述选择性外延生长工艺的工艺参数范围 为压力O. 1-0. 3Torr，温度1500-1800°C，流量为 150-300sccm的SiH2Cl2,流量为20_50sccm的HCl，流量为10-20SLM的H20通过控制所述选择性外延生长工艺的时间可以得到厚度为2nm的单晶硅薄膜225。
本发明实施例中，所述选择性外延生长工艺的工艺参数为压力O.1Torr，温度 1700°C，流量为 200sccm 的 SiH2Cl2,流量为 30sccm 的 HCl，流量为 15SLM 的 H20
将所述第四结构223和覆盖所述第四结构223的侧壁的单晶硅薄膜225作为多栅器件的鳍部，所述鳍部的材料与第四结构223的材料相同，为Si。再形成覆盖所述基底200 的表面和鳍部的一部分侧壁的介质层；以及横跨在所述鳍部上，覆盖所述鳍部的顶部和侧壁的栅极结构等，最终形成多栅器件。
通常，采用实例2所述的方法形成的多栅器件的鳍部的宽度为30_40nm。
实例3
请参考图15，当所述第四结构223的宽度大于待形成的鳍部的宽度时，去除部分第四结构形成鳍部。
在本发明的实施例中，即在待形成的鳍部的宽度小于30nm的情况下，例如实际需要的鳍部的宽度为20nm，则需要去除部分厚度的第四结构，使得去除后的第四结构的宽度为20nm，以利用作为多栅器件的鳍部。
之后，再形成覆盖所述基底200的表面和鳍部的一部分侧壁的介质层(未图示)；以及横跨在所述鳍部上，覆盖所述鳍部的顶部和侧壁的栅极结构等，最终形成多栅器件。
所述鳍部的材料与所述第四结构的材料相同，为单晶硅。去除所述第四结构的方法为刻蚀工艺，例如干法刻蚀。由于刻蚀工艺已为本领域技术人员所熟知，在此不再赘述。
本发明实施例的第3实例中，形成的鳍部的宽度通常为12_30nm。
综合以上三个实例，形成的多栅器件的鳍部的宽度为12_40nm，形成的多栅器件的驱动电流大，器件性能好。
第二实施例
请继续参考图5,提供基底200 ;所述基底200表面形成有具有第一开口(未标不) 的硅薄膜201 ;所述第一开口内填充满半导体薄膜203 ;形成覆盖所述硅薄膜201和半导体薄膜203的硬掩膜层205 ;形成覆盖所述硬掩膜层205的光刻胶层207，所述光刻胶层207 具有第二开口 209，所述第二开口 209的宽度小于所述第一开口的宽度。
需要说明的是，与第一实施例不同，本发明第二实施例中所述第一开口的宽度与第二开口 209的宽度之差决定了后续形成的与所述第一开口的侧壁相接触的第三结构的宽度。因此，需要根据后续待形成的鳍部的宽度来确定第一开口和第二开口 209的宽度之差。其他的具体形成步骤请参考本发明的第一实施例，
然后请继续参考图6-图11，参照本发明第一实施例的方法形成如图11所示的第三结构。具体地，包括基底200 ;位于所述基底200表面的具有第一开口的硅薄膜201 ;位于所述第一开口内的多个第三结构221 ;覆盖所述第三结构221和硅薄膜201的硬掩膜层 205，所述硬掩膜层205具有第四开口 219。
其中，所述第三结构221的宽度与所述第一结构的宽度相同，通常为10_20nm。本发明的 第二实施例中，所述第三结构221的宽度为10nm。
需要说明的是，在本发明的第二实施例中，由于与所述第一开口接触的第三结构的宽度与其他未与第一开口的侧壁接触的第三结构的宽度并不一定相同。因此，除非特别说明，否则，所述第三结构221的宽度指的是未与第一开口的侧壁相接触的那些第三结构的宽度。
请参考图16，去除所述硬掩膜层，暴露出所述第三结构221的表面。
所述去除所述硬掩膜层的工艺为化学机械抛光或刻蚀工艺。由于所述化学机械抛光或刻蚀工艺已为本领域技术人员所熟知，在此不再赘述。
需要说明的是，在实际情况下，由于待形成的多栅器件的鳍部的宽度略有不同，因此需要比较所述第三结构与待形成的多栅器件的鳍部的宽度，根据实际情况对所述第三结构进行相应的处理，形成多栅器件的鳍部。具体地，也包括以下几种实例
实例4
请继续参考图16，当所述第三结构221的宽度等于待形成的鳍部的宽度时，将所述第三结构221作为多栅器件的鳍部。
在本发明的实施例中，即待形成的鳍部的宽度为IOnm的情况下，直接将所述第三结构221作为多栅器件的鳍部。再形成覆盖所述基底200的表面和鳍部的一部分侧壁的介质层；以及横跨在所述鳍部上，覆盖所述鳍部的顶部和侧壁的栅极结构等，最终形成多栅器件。
实例5
请参考图17，当所述第三结构221的宽度小于待形成的鳍部的宽度时，在所述第三结构221的侧壁形成所述半导体薄膜227，形成多栅器件的鳍部。
在第三结构221的侧壁形成的所述半导体薄膜227的厚度为待形成的鳍部的宽度与所述第三结构221的宽度之差；所述半导体薄膜227的材料为SiGe或SiC ;所述半导体薄膜227的形成工艺为沉积工艺或选择性外延生长工艺，其中，所述选择性外延生长工艺的工艺参数范围为温度600-800°C，压力O. 1-0. 3Torr，流量为80-150sccm的SiH4,流量为 40-80sccm 的 GeH4,流量为 10-20SLM 的 H2。
在本发明的实施例中，所述半导体薄膜227的材料为SiGe ;为了节省工艺，采用选择性外延生长工艺在所述第三结构221的侧壁形成所述半导体薄膜227。所述选择性外延生长工艺的工艺参数范围为温度650°C，压力O.1Torr，流量为lOOsccm的SiH4，流量为 50sccm 的 GeH4,流量为 15SLM 的 H2。
将所述第三结构221和覆盖所述第三结构221的侧壁的半导体薄膜227作为多栅器件的鳍部，所述鳍部的材料与第三结构221的材料相同，为SiGe或SiC。
之后，再形成覆盖所述基底200的表面和鳍部的一部分侧壁的介质层；以及横跨在所述鳍部上，覆盖所述鳍部的顶部和侧壁的栅极结构等，最终形成多栅器件。
通常，采用实例5所述的方法形成的多栅器件的鳍部的宽度为10_30nm。
实例6
请参考图18，当所述第三结构221的宽度大于待形成的鳍部的宽度时，去除部分所述第三结构221形成多栅器件的鳍部。
在本发明的实施例中，即在待形成的鳍部的宽度小于IOnm的情况下，例如实际需要的鳍部的宽度为3nm，则需要去除部分厚度的第三结构221，使得去除后的第三结构221 的宽度为3nm，以利用作为多栅器件的鳍部。
之后，再形成覆盖所述基底200的表面和鳍部的一部分侧壁的介质层(未图示)； 以及横跨在所述鳍部上，覆盖所述鳍部的顶部和侧壁的栅极结构等，最终形成多栅器件。
所述鳍部的材料与所述第三结构221的材料相同，为单晶硅。去除部分所述第三结构221的方法为刻蚀工艺，例如干法刻蚀。由于刻蚀工艺已为本领域技术人员所熟知，在此不再赘述。
采用实例6所述的方法，形成的多栅器件的鳍部的宽度为2-10nm。
综合本发明第二实施例中的上述实例得知，采用本发明第二实施例中的方法形成的多栅器件的鳍部的宽度为2-30nm，与本发明第一实施例相比，形成的多栅器件的鳍部的宽度更小，后续形成的多栅器件的驱动电流更大，多栅器件的性能更加稳定。
综上所述，本发明的实施例在第二开口内填充满自对准层，所述自对准层在退火处理时会形成分别呈线性排列且相互交错排列的第一结构和第二结构，所述第一结构和第二结构的宽度小，利用所述自对准层形成的鳍部的特征尺寸也较现有技术形成的鳍部的特征尺寸小，可以有效提高多栅器件的驱动电流，改善所述多栅器件的性能。
进一步的，本发明的实施例中，根据待形成的多栅器件的鳍部的特征尺寸，选择对第三结构进行相应的处理后形成鳍部，或者选择在相邻两个第三结构间的开口内形成第四结构，对所述第四结构进行相应的处理后形成鳍部。本发明实施例形成的多栅器件的鳍部的特征尺寸小，可以有效提高多栅器件的驱动电流，改善所述多栅器件的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。·
权利要求
1.一种多栅器件的形成方法,其特征在于,包括提供基底；形成位于所述基底表面的具有第一开口的硅薄膜；所述第一开口内填充满半导体薄膜；形成覆盖所述硅薄膜和半导体薄膜的光刻胶层，所述光刻胶层具有第二开口， 所述第二开口位于所述第一开口的正上方，且所述第二开口的宽度小于所述第一开口的宽度；向所述第二开口内填充满自对准层；对所述自对准层进行退火处理，形成分别呈线性排列的第一结构和第二结构，且所述第一结构和第二结构相互交错排列；去除所述第一结构，形成具有多个第三开口的自对准层；以所述具有多个第三开口的自对准层为掩膜，去除部分所述半导体薄膜，形成第三结构；形成与所述第三结构相对应的鳍部。
2.如权利要求1所述的多栅器件的形成方法，其特征在于，所述自对准层的材料为 PS-b-PMMAo
3.如权利要求1所述的多栅器件的形成方法，其特征在于，所述第一结构的材料为 PMMA，所述第二结构的材料为PS ;或者所述第一结构的材料为PS，所述第二结构的材料为 PMMA0
4.如权利要求3所述的多栅器件的形成方法，其特征在于，当所述第一结构的材料为 PMMA时，去除所述第一结构的工艺步骤包括采用紫外光照射所述第一结构，添加醋酸去除所述第一结构。
5.如权利要求4所述的多栅器件的形成方法，其特征在于，所述紫外光的功率为280W； 所述醋酸中CH3COOH和H2O的体积比例为3 7。
6.如权利要求1所述的多栅器件的形成方法，其特征在于，所述第一结构的宽度为 10-20nm，所述第二结构的宽度为20_40nm。
7.如权利要求1所述的多栅器件的形成方法，其特征在于，所述半导体薄膜的材料为 SiGe 或 SiC。
8.如权利要求1所述的多栅器件的形成方法，其特征在于，所述半导体薄膜的形成工艺为化学气相沉积或物理气相沉积。
9.如权利要求8所述的多栅器件的形成方法，其特征在于，所述半导体薄膜的形成步骤包括在温度为600-800°C，压力为O. 1-0. 3Torr的条件下，通入流量为80-150sccm的 SiH4,流量为 40-80sccm 的 GeH4,流量为 10-20SLM 的 H2。
10.如权利要求1所述的多栅器件的形成方法，其特征在于，所述形成与所述第三结构相对应的鳍部的工艺步骤包括在相邻两个第三结构间的开口内形成第四结构，并去除所述第三结构；当所述第四结构的宽度等于待形成的鳍部的宽度时，将第四结构作为多栅器件的鳍部；当所述第四结构的宽度小于待形成的鳍部的宽度时，在所述第四结构的侧壁形成相应厚度的、与所述第四结构的材料相同的薄膜，形成多栅器件的鳍部；当所述第四结构的宽度大于待形成的鳍部的宽度时，去除部分第四结构形成鳍部。
11.如权利要求10所述的多栅器件的形成方法，其特征在于，所述鳍部的宽度为 12nm_40nmo
12.如权利要求10所述的多栅器件的形成方法，其特征在于，所述去除所述第三结构的工艺为刻蚀工艺，所述刻蚀工艺的参数为温度600-800°C，压力为I个大气压，流量为150-300sccm 的 HCl，流量为 15-30SLM 的 H2。
13.如权利要求10所述的多栅器件的形成方法，其特征在于，所述在所述第四结构表面形成相应厚度的、与所述第四结构的材料相同的薄膜的形成工艺为选择性外延生长工艺。
14.如权利要求13所述的多栅器件的形成方法，其特征在于，所述选择性外延生长工艺的工艺参数为压力O. 1-0. 3Torr，温度1500-1800°C，流量为150-300sccm的SiH2Clz1^量为 20-50sccm 的 HCl，流量为 10-20SLM 的 H2。
15.如权利要求13或14所述的多栅器件的形成方法，其特征在于，所述第四结构和所述鳍部的材料为Si。
16.如权利要求1所述的多栅器件的形成方法，其特征在于，所述形成与所述第三结构相对应的鳍部的工艺步骤包括当所述第三结构的宽度等于待形成的鳍部的宽度时，将所述第三结构作为多栅器件的鳍部；当所述第三结构的宽度小于待形成的鳍部的宽度时，在所述第三结构的侧壁形成所述半导体薄膜，形成多栅器件的鳍部；当所述第三结构的宽度大于待形成的鳍部的宽度时，去除部分所述第三结构形成多栅器件的鳍部。
17.如权利要求16所述的多栅器件的形成方法，其特征在于，所述鳍部的宽度为2nm_30nmo
18.如权利要求16所述的多栅器件的形成方法，其特征在于，所述在所述第三结构表面覆盖一层所述半导体薄膜的形成工艺为选择性外延生长工艺。
19.如权利要求18所述的多栅器件的形成方法，其特征在于，所述选择性外延生长工艺的工艺参数为温度600-800°C，压力O. 1-0. 3Torr，流量为80_150sccm的SiH4,流量为40-80sccm 的 GeH4,流量为 10-20SLM 的 H2。
20.如权利要求16所述的多栅器件的形成方法，其特征在于，所述第三结构和所述鳍部的材料为SiGe或SiC。
21.如权利要求1所述的多栅器件的形成方法，其特征在于，所述半导体薄膜的厚度为l-3nm。
22.如权利要求1所述的多栅器件的形成方法，其特征在于，所述半导体薄膜的材料为SiGe 或 SiC。
23.如权利要求1所述的多栅器件的形成方法，其特征在于，还包括形成覆盖所述硅薄膜和半导体薄膜的硬掩膜层，所述光刻胶层形成在所述硬掩膜层表面。
全文摘要
本发明的实施例提供了一种多栅器件的形成方法，包括提供基底；形成位于所述基底表面的具有第一开口的硅薄膜；所述第一开口内填充满半导体薄膜；形成覆盖所述硅薄膜和半导体薄膜的具有第二开口的光刻胶层，所述第二开口位于第一开口的正上方，且第二开口的宽度小于第一开口的宽度；向第二开口内填充满自对准层；对其进行退火处理，形成分别呈线性排列的第一结构和第二结构，且所述第一结构和第二结构相互交错排列；去除所述第一结构，形成具有多个第三开口的自对准层；以所述具有多个第三开口的自对准层为掩膜，去除部分所述半导体薄膜，形成第三结构；形成与所述第三结构相对应的鳍部。形成的鳍部的宽度小，多栅器件的驱动电流大，性能稳定。
文档编号H01L21/336GK103000527SQ20111027631
公开日2013年3月27日 申请日期2011年9月16日 优先权日2011年9月16日
发明者三重野文健 申请人:中芯国际集成电路制造(上海)有限公司