专利名称：像素结构的制作方法
技术领域：
本发明是有关于一种半导体元件，且特别是有关于一种像素结构。
背景技术：
有机发光元件是一种自发光性的发光元件。由于使用有机发光元件的显示器具有无视角限制、低制造成本、高反应速度(约为液晶的百倍以上)、省电、可使用于可携式机器、工作温度范围大以及重量轻且可随硬设备小型化及薄型化等等。因此，使用有机发光元件的显器具有极大的发展潜力，可望成为下一世代的新颖平面显示器。通常有机发光元件的显示器的一个像素结构可由多个薄膜晶体管以及一个电容器的搭配来驱动此像素结构。然而，因像素电路结构中使用多个薄膜晶体管，所述多个薄膜晶体管势必占据此像素结构特定的面积。如此一来，像素电路结构中就没有多余的空间可以再设置其它构件。或者是，所述像素电路结构就不易缩小化，而难以应用于高分辨率的显不器上。
发明内容
本发明提供一种像素结构，其可以节省像素结构的构件所需占用的面积。本发明提出一种像素结构，其包括半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层以及像素电极。半导体层包括至少一源极区以及至少一漏极区。第一绝缘层覆盖半导体层。第一导电层位于第一绝缘层上，第一导电层包括至少一栅极。第二绝缘层覆盖第一导电层。第二导电层位于第二绝缘层上，第二导电层包括至少一源极电极、至少一漏极电极以及至少一下电极，且所述至少一源极电极以及至少一漏极电极分别与对应的至少一源极区以及至少一漏极区电性连接，其中所述至少一源极区、至少一源极电极、至少一漏极区、至少一漏极电极以及至少一栅极构成至少一薄膜晶体管。第三绝缘层覆盖第二导电层。第三导电层位于第三绝缘层上，第三导电层包括至少一上电极，其中第三导电层的至少一上电极以及第二导电层的至少一下电极构成至少一电容器。像素电极与所述至少一薄膜晶体管电性连接。本发明另提出一种像素结构，其包括半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层以及像素电极。半导体层包括至少一源极区、至少一漏极区、至少一通道区以及至少一第一电极。第一绝缘层覆盖半导体层。第一导电层位于第一绝缘层上，第一导电层包括至少一栅极以及至少一第二电极，所述至少一栅极位于至少一通道区的上方，且所述至少一第二电极位于至少一第一电极的上方。第二绝缘层覆盖第一导电层。第二导电层位于第二绝缘层上，第二导电层包括至少一第三电极，其位于至少一第二电极的上方，其中半导体层的至少一第一电极、第一导电层的至少一第二电极以及第二导电层的至少一第三电极构成至少一电容器。第三绝缘层覆盖第二导电层。第三导电层位于第三绝缘层上，第三导电层包括至少一源极电极以及至少一漏极电极，且所述至少一源极电极以及至少一漏极电极分别与对应的至少一源极区以及至少一漏极区电性连接，其中所述至少一源极区、至少一源极电极、至少一漏极区、至少一漏极电极、至少一通道区以及至少一栅极构成至少一薄膜晶体管。像素电极与所述至少一薄膜晶体管电性连接。基于上述，在本发明的一实施例的像素结构中，电容器是利用第二导电层以及第三导电层来构成，因此电容器所设置的位置可以与半导体层有局部的重叠，藉以达到缩小像素结构整体所需占用的面积的目的。另外，根据另一实施例，电容器是利用半导体层、第一导电层以及第二导电层组成，此实施例的电容器可以在维持一定的电容值的前提下降低电容器所需的面积，进而达到缩小像素结构整体所需占用的面积的目的。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
图1是根据本发明一实施例的像素结构的等效电路图；图2是根据本发明一实施例的像素结构的俯视示意图；图3A是图2的像素结构的半导体层的俯视示意图；图;3B是图2的像素结构的第一导电层的俯视示意图；图3C是图2的像素结构的第二导电层的俯视示意图；图3D是图2的像素结构的第三导电层的俯视示意图；图4是图2的像素结构的电容器的俯视示意图；图5是沿着图2的剖面线1-1’以及11-11’的剖面示意图；图6是于图2的像素结构上形成有机发光二极管元件的示意图；图7是根据本发明一实施例的像素结构的剖面示意图；图8是根据本发明一实施例的像素结构的俯视示意图；图9A是图8的像素结构的半导体层的俯视示意图；图9B是图8的像素结构的第一导电层的俯视示意图；图9C是图8的像素结构的第二导电层的俯视示意图；图9D是图8的像素结构的第三导电层的俯视示意图；图10是沿着图8的剖面线1-1’以及11-11’的剖面示意图；图11是于图8的像素结构上形成有机发光二极管元件的示意图；图12是根据本发明一实施例的像素结构的剖面示意图。其中，附图标记100 基板102、104、106 绝缘层110:平坦层P0、P0，半导体层G、Gl G6 栅极S、Sl S6 源极区0、01 06:漏极区CH、CH5 通道区T、Tl T6 第一薄膜晶体管
5
SE1、SE5:源极电极DE1、DE5:漏极电极PE:像素电极V、V1 V10、V1， V9，接触窗BE:下电极TE:上电极E 导电图案DL 数据线Vdd 电源线Vss 接地线EM 发光信号线SLn, SLn-I 扫描线RL 参考信号线CS 电容器Ml、Ml，第一导电层M2、M2’ 第二导电层M3、M3，第三导电层CR 电容器区TR:晶体管区El E3:电极OLED 有机发光二极管元件L 信号线
具体实施例方式以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。第一实施例图1是根据本发明一实施例的像素结构的等效电路图。图2是根据本发明一实施例的像素结构的俯视示意图。图5是沿着图2的剖面线1-1’以及11-11’的剖面示意图。图3A是图2的像素结构的半导体层的俯视示意图。图:3B是图2的像素结构的第一导电层的俯视示意图。图3C是图2的像素结构的第二导电层的俯视示意图。图3D是图2的像素结构的第三导电层的俯视示意图。请参照图1、图2、图3A、图3B、图3C、图3D以及图5，本实施例的像素结构是设置在基板100上，其包括半导体层Po、第一绝缘层102、第一导电层Ml、第二绝缘层104、第二导电层M2、第三绝缘层106、第三导电层M3以及像素电极PE。在本实施例中，所述像素结构是以应用于有机电致发光显示器的像素结构且具有6个薄膜晶体管以及1个电容器(6T1C)的架构为例来说明，但本发明不限于此。在其它实施例中，此像素结构也可以是2T1C的结构、ITlC的结构或是其它种薄膜晶体管以及电容器的组合，且此像素结构也可以应用于其它种显示器，例如是液晶显示器、电泳显示器、电湿润显示器或是其它种显示器。另外，为了详细说明本实施例，图5的剖面图是针对6T1C的像素结构中的第五薄膜晶体管的剖面为例来说明。由于6T1C的像素结构中的6个薄膜晶体管大致相同，因此此领域技术人员通过图5的第五薄膜晶体管的剖面图应当可以理解其它5个薄膜晶体管的剖面架构。基板100的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如导电材料、金属、晶片、陶瓷、或其它可适用的材料)、或是其它可适用的材料。另外，在基板100上可进一步覆盖一层绝缘层或是缓冲层(未绘示)。半导体层PO是设置在基板100上，其材质可为非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如铟锌氧化物、铟锗锌氧化物、或是其它合适的材料、或上述的组合)、或其它合适的材料、或含有掺杂物(dopant)于上述材料中、或上述的组合。半导体层PO包括至少一源极区以及至少一漏极区，且在源极区以及漏极区之间的区域为信道区。根据本实施例，半导体层PO的布局示意图如图3A所示，半导体层PO主要是用来作为6个薄膜晶体管的通道区、源极区以及漏极区。根据本实施例，半导体层PO在预定形成第五薄膜晶体管T5之处具有源极区S5、漏极区D5以及通道区CH5。类似地，半导体层PO在预定形成第一薄膜晶体管Tl之处具有源极区Si、漏极区Dl以及通道区CHl (未标示)；半导体层PO在预定形成第二薄膜晶体管T2之处具有源极区S2、漏极区D2以及通道区CH2 (未标示)；半导体层PO在预定形成第三薄膜晶体管T3之处具有源极区S3、漏极区D3以及通道区CH3(未标示)；半导体层PO在预定形成第四薄膜晶体管T4之处具有源极区S4、漏极区D4以及通道区CH4(未标示)；半导体层PO在预定形成第六薄膜晶体管T6之处具有源极区S6、漏极区D6以及通道区CH6 (未标示)°第一绝缘层102覆盖半导体层P0。第一绝缘层102的材料包含无机材料(例如氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。第一导电层Ml位于第一绝缘层102上。基于导电性的考虑，第一导电层Ml—般是使用金属材料。然，本发明不限于此，根据其它实施例，第一导电层Ml也可以使用其它导电材料，例如是合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导电材料的堆叠层。根据本实施例，第一导电层Ml的布局示意图如图3B所示，其主要包含了 6个薄膜晶体管的栅极。举例来说，第一导电层Ml在预定形成第五薄膜晶体管T5之处具有栅极G5(如图1以及图5所示)。类似地，第一导电层Ml在预定形成第一薄膜晶体管Tl之处具有栅极Gl ；第一导电层Ml在预定形成第二薄膜晶体管T2之处具有栅极G2 ’第一导电层Ml在预定形成第三薄膜晶体管T3之处具有栅极G3 ；第一导电层Ml在预定形成第四薄膜晶体管T4之处具有栅极G4;且第一导电层Ml在预定形成第六薄膜晶体管T6之处具有栅极G6。另外，在本实施例中，第一导电层Ml还包括了扫描线SLru扫描线SLn-I以及发光信号线EM，其中扫描线SLn与栅极G3电性连接，扫描线SLn-I与栅极Gl电性连接，且发光信号线EM与栅极G5、G2电性连接。栅极G1-6中至少一个位于通道区CH1-6中至少一个的上方。此外，第一导电层Ml还可进一步包括参考信号线RL(如图1所示)。第二绝缘层104覆盖第一导电层Ml。第二绝缘层104可为单层或是多层绝缘材料，第二绝缘层104也可称为平坦层。第二绝缘层104的材料包含无机材料(例如氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。第二导电层M2位于第二绝缘层104上。基于导电性的考虑，第二导电层M2—般是使用金属材料。然，本发明不限于此，根据其它实施例，第二导电层M2也可以使用其它导电材料，例如是合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导电材料的堆叠层。根据本实施例，第二导电层M2的布局示意图如图3C所示，其主要包含了 6个薄膜晶体管的源极电极、漏极电极以及电容器的下电极。举例来说，如图5所示，第二导电层M2在预定形成第五薄膜晶体管T5之处具有对应的源极电极SE5以及漏极电极DE5，所述源极电极SE5以及漏极电极DE5分别与对应的源极区S5以及漏极区D5电性连接，且所述源极区S5、源极电极SE5、漏极区D5、漏极电极DE5以及栅极G5构成第五薄膜晶体管T5。类似地，第二导电层M2在预定形成第一薄膜晶体管Tl之处具有源极电极以及漏极电极(未标示)。源极电极以及漏极电极分别与对应的源极区Sl以及漏极区Dl电性连接。所述源极区Si、源极电极、漏极区D1、漏极电极以及栅极Gl构成第一薄膜晶体管Tl。第二导电层M2在预定形成第二薄膜晶体管T2之处具有对应的源极电极以及漏极电极(未标示)，所述源极电极以及漏极电极分别与对应的源极区S2以及漏极区D2电性连接，且所述源极区S2、源极电极、漏极区D2、漏极电极以及栅极G2构成第二薄膜晶体管T2。第二导电层M2在预定形成第三薄膜晶体管T3之处具有对应的源极电极以及漏极电极(未标示)，所述源极电极以及漏极电极分别与对应的源极区S3以及漏极区D3电性连接，且所述源极区S3、源极电极、漏极区D3、漏极电极以及栅极G3构成第三薄膜晶体管T3。第二导电层M2在预定形成第四薄膜晶体管T4之处具有对应的源极电极以及漏极电极(未标示)，所述源极电极以及漏极电极分别与对应的源极区S4以及漏极区D4电性连接，且所述源极区S4、源极电极、漏极区D4、漏极电极以及栅极G4构成第四薄膜晶体管T4。第二导电层M2在预定形成第六薄膜晶体管T6之处具有对应的源极电极以及漏极电极(未标示)，所述源极电极以及漏极电极分别与对应的源极区S6以及漏极区D6电性连接，且所述源极区S6、源极电极、漏极区D6、漏极电极以及栅极G6构成第六薄膜晶体管T6。上述的源极电极以及漏极电极是通过接触窗Vl V6而与对应的源极区以及漏极区电性连接。除此之外，第二导电层M2在预定形成电容器CS之处具有下电极BE，且下电极BE与源极Si、漏极D3以及栅极G4电性连接，如图1所示。另外，第二导电层M2还包括数据线DL以及电源线Vdd。数据线DL与源极S6电性连接且电源线Vdd与漏极D2电性连接，Vss为接地线，如图1、图2以及图3C所示。第三绝缘层106覆盖第二导电层M2。第三绝缘层106的材料包含无机材料(例如氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。第三导电层M3位于第三绝缘层106上。基于导电性的考虑，第三导电层M3—般是使用金属材料。然，本发明不限于此，根据其它实施例，第三导电层M3也可以使用其它导电材料，例如是合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导电材料的堆叠层。根据本实施例，第三导电层M3的布局示意图如图3D所示，其主要包含了电容器CS的上电极TE，且上电极TE与电源线Vdd通过接触窗V8 V9电性连接，如图3D以及图5所示。另外，根据本实施例，第三导电层M3可进一步包括导电图案E，且导电图案E通过接触窗VlO而与漏极电极DE5电性连接。此导电图案E以及接触窗VlO的设计主要是用来电性连接漏极电极DE5以及后续所形成的膜层。承上所述，本实施例的电容器CS是由第三导电层M3的上电极TE、第二导电层M2的下电极BE以及位于上电极TE以及下电极BE之间的第三绝缘层106所构成。因此，所述像素结构的电容器CS的布局示意图如图4所示。像素电极PE与上述的薄膜晶体管电性连接。根据本实施例，在第三绝缘层106上还覆盖有一层平坦层110，且像素电极PE是设置在平坦层110上。像素电极PE是通过接触窗V与薄膜晶体管T5的漏极电极DE5电性连接。更详细来说，像素电极PE是通过接触窗V而与导电图案电性连接，导电图案E又通过接触窗VlO而与漏极电极DE5电性连接，因此可使得像素电极PE与薄膜晶体管T5的漏极电极DE5电性连接。像素电极PE可为穿透式像素电极、反射式像素电极或是半穿透半反射式像素电极。承上所述，在本实例的像素结构中，电容器CS的下电极BE以及上电极TE分别是设置在第二导电层M2以及第三导电层M3。换言之，电容器CS并未使用半导体层PO作为其电极，因此在此像素结构中，电容器CS所设置的位置可以与半导体层PO有重叠(未绘示)，以达到降低像素结构整体所需占用的面积的目的。以本实施例的6T1C的像素结构为例，在与传统6T1C的像素结构具有相同的效能的前提之下，本实施例将电容器设置在第二导电层M2以及第三导电层M3的架构相较于传统6T1C的像素结构来说，可以节省20% 30%的面积。在此实施例中，上述图2以及图5的像素结构是应用于有机电致发光发显示器中。图6是于图2的像素结构上形成有机发光二极管元件的示意图。请参照图6，此有机电致发光显示器的像素结构更进一步设置发光区定义层112、发光层OE以及电极层CA，其中像素电极PE、发光层OE以及电极层CA即构成有机发光二极管元件0LED。发光区定义层112是位于像素电极PE上，且发光区定义层112具有开口 112a，以暴露出像素电极PE。发光区定义层112的材料包含无机材料(例如氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料(例如聚酯类(PET)、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类、或其它合适的材料、或上述的组合)、或其它合适的材料、或上述的组合。发光层OE位于发光区定义层112的开口 11 所暴露出的像素电极PE上。发光层OE可为红色有机发光图案、绿色有机发光图案、蓝色有机发光图案或是混合各频谱的光产生的不同颜色(例如白、橘、紫、...等)发光图案。电极层CA位于发光层OE上，其材质主要是根据发光层OE的材料而选择具有适当功函数的电极材料。上述图6的像素结构是应用于有机电致发光显示器，但本发明不限于此。根据其它实施例，将电容器CS的下电极BE以及上电极TE分别设置在第二导电层M2以及第三导电层M3的架构也可以应用于液晶显示器、电泳显示器、电湿润显示器或是其它种显示器的像素结构中，如下所述。图7是根据本发明一实施例的像素结构的剖面示意图。在图7的像素结构中，与上述图2的像素结构相同的元件以相同的符号表示，且不再重复说明。请参照图7，此像素结构是设置在基板100上，且基板100具有电容器区CR以及晶体管区TR。此像素结构包括薄膜晶体管T、电容器CS以及像素电极PE。薄膜晶体管T设置在晶体管区TR中，其包括半导体层P0、栅极G、源极电极SE以及漏极电极DE。半导体层PO包括源极区S、漏极区D以及通道区CH。第一绝缘层102覆盖半导体层P0。栅极G设置在半导体层PO的通道区CH上方的第一绝缘层102上。第二绝缘层104覆盖栅极G，且源极电极SE以及漏极电极DE位于第二绝缘层104上，且分别与源极区S以及漏极区D电性连接。电容器CS设置在电容器区CR中，其包括下电极BE以及上电极TE。下电极BE位于第二绝缘层104上，上电极TE位于第三绝缘层106上，且位于下电极BE以及上电极TE之间的第三绝缘层106是作为电容介电层。电容介电层可选用适当的材料及厚度，用以调整电容器CS的储存电容值，可依设计者的需求而定；例如，使用较薄的电容介电层，可以使较小面积的电容器CS达到预设的储存电容值，藉以得到更高分辨率的显示器。此外，半导体层PO可以在电容器CS的下方(未绘示)，更加便于设计，本发明并不加以限定。值得一提的是，在上述薄膜晶体管T以及电容器CS中，薄膜晶体管T的栅极G是属于第一导电层；薄膜晶体管T的源极电极SE与漏极电极DE以及电容器CS的下电极BE是属于第二导电层；且电容器CS的上电极TE是属于第三导电层。另外，在第三绝缘层106上可进一步覆盖一层平坦层110，且像素电极PE是设置在平坦层110上。像素电极PE通过接触窗V与薄膜晶体管T的漏极电极DE电性连接。类似地，在本实施例的像素结构中，因电容器CS的下电极BE以及上电极TE分别是设置在第二导电层M2以及第三导电层M3。换言之，电容器CS并未使用半导体层PO作为其电极，因此在此像素结构中，电容器CS所设置的位置可以与半导体层PO有重叠，以达到降低像素结构整体所需占用的面积的目的。第二实施例图1是根据本发明一实施例的像素结构的等效电路图。图8是根据本发明一实施例的像素结构的俯视示意图。图9A是图8的像素结构的半导体层的俯视示意图。图9B是图8的像素结构的第一导电层的俯视示意图。图9C是图8的像素结构的第二导电层的俯视示意图。图9D是图8的像素结构的第三导电层的俯视示意图。图10是沿着图8的剖面线1-1’以及Π-Π’的剖面示意图。请参照图1、图8、图9A、图9B、图9C、图9D以及图10，本实施例的像素结构是设置在基板200上，其包括半导体层P0，、第一绝缘层202、第一导电层Ml，、第二绝缘层204、第二导电层M2’、第三绝缘层206、第三导电层M3’以及像素电极PE。在本实施例中，所述像素结构是以6个薄膜晶体管以及1个电容器(6T1C)的结构为例来说明，但本发明不限于此。在其它实施例中，像素结构也可以是2T1C的结构、ITlC的结构或是其它种薄膜晶体管以及电容器的组合，且此像素结构也可以应用于其它种显示器，例如是液晶显示器、电泳显示器、电湿润显示器或是其它种显示器。类似地，为了详细说明本实施例，图10的剖面图是针对6T1C的像素结构中的第五薄膜晶体管的剖面为来说明。由于6T1C的像素结构中的6个薄膜晶体管大致相同，因此此领域技术人员通过图10的第五薄膜晶体管的剖面图应当可以理解其它5个薄膜晶体管的剖面架构。基板200的材质与第一实施例的基板100的材质相同或相似。半导体层P0’是设置在基板200上，其材质与第一实施例的半导体层PO的材质相同或相似。半导体层P0’包括至少一源极区、至少一漏极区、至少一第一电极，且在源极区以及漏极区之间的区域为信道区。根据本实施例，半导体层P0’的布局示意图如图9A所示，其主要是用来作为6个薄膜晶体管的通道区、源极区、漏极区以及电容器的第一电极E1。举例来说，如图10所示，半导体层P0’在预定形成第五薄膜晶体管T5之处具有源极区S5、漏极区D5以及通道区CH5。类似地，半导体层P0’在预定形成第一薄膜晶体管Tl之处具有源极区Si、漏极区Dl以及通道区(未标示)；半导体层P0’在预定形成电容器CS之处具有第一电极El ；半导体层Po’在预定形成第二薄膜晶体管T2之处具有源极区S2、漏极区D2以及通道区(未标示)；半导体层P0’在预定形成第三薄膜晶体管T3之处具有源极区S3、漏极区D3以及通道区(未标示)；半导体层P0’在预定形成第四薄膜晶体管T4之处具有源极区S4、漏极区D4以及通道区(未标示)；半导体层P0’在预定形成第六薄膜晶体管T6之处具有源极区S6、漏极区D6以及通道区(未标示)。第一绝缘层202覆盖半导体层P0’。第一绝缘层202与上述第一实施例的第一绝缘层102的材质相同或相似。第一导电层Ml，位于第一绝缘层102上。第一导电层Ml，与上述第一实施例的第一导电层Ml的材质相同或相似。根据本实施例，第一导电层Ml’的布局示意图如图9B所示，其主要包含了 6个薄膜晶体管的栅极以及电容器的第二电极E2。举例来说，第一导电层Ml’在预定形成第五薄膜晶体管T5之处具有栅极G5，如图10所示。类似地，第一导电层Ml’在预定形成第一薄膜晶体管Tl之处具有栅极Gl ；第一导电层Ml’在预定形成第二薄膜晶体管T2之处具有栅极G2;第一导电层Ml’在预定形成第三薄膜晶体管T3之处具有栅极G3 ；第一导电层Ml’在预定形成第四薄膜晶体管T4之处具有栅极G4 ；且第一导电层Ml’在预定形成第六薄膜晶体管T6之处具有栅极G6。另外，在本实施例中，第一导电层Ml’还包括了扫描线SLru扫描线SLn-I以及发光信号线EM，其中扫描线SLn与栅极G3电性连接，扫描线SLn-I与栅极Gl电性连接，且发光信号线EM与栅极G5、G2电性连接。栅极G1-6中至少一个位于通道区CH1-6中至少一个的上方。另外，第一导电层Ml’在预定形成电容器CS之处具有第二电极E2，且第二电极E2位于第一电极El的上方。第二绝缘层204覆盖第一导电层Ml，。第二绝缘层204与上述第一实施例的第二绝缘层104的材质相同或相似。第二导电层M2’位于第二绝缘层204上。第二导电层M2’与上述第一实施例的第二导电层M2的材质相同或相似。根据本实施例，第二导电层M2’的布局示意图如图9C所示，其主要包含了电容器CS的第三电极E3，且第三电极E3位于第一导电层Ml，的第二电极E2的上方，如图10所示。因此，半导体层P0’的第一电极E1、第一导电层Ml，的第二电极E2以及第二导电层M2’的第三电极E3构成电容器CS，其中位于半导体层P0’的第一电极El与第一导电层Ml，的第二电极E2之间的第一绝缘层202以及位于第一导电层Ml，的第二电极E2以及第二导电层M2’的第三电极E3之间的第二绝缘层204是作为电容器CS的电容介电层。第三绝缘层206覆盖第二导电层M2’。第三绝缘层206的材质与上述第一实施例的第三绝缘层106的材质相同或相似。
第三导电层M3，位于第三绝缘层206上。第三导电层M3，的材质与上述第一实施例的第三导电层M3的材质相同或相似。根据本实施例，第三导电层M3’的布局示意图如图9D所示，其主要包含了 6个薄膜晶体管的源极电极以及漏极电极。举例来说，第三导电层M3’在预定形成第五薄膜晶体管T5之处具有对应的源极电极SE5以及漏极电极DE5，所述源极电极SE5以及漏极电极DE5分别与对应的源极区S5以及漏极区D5电性连接，且所述源极区S5、源极电极SE5、漏极区D5、漏极电极DE5以及栅极G5构成第五薄膜晶体管T5。类似地，第三导电层M3’在预定形成第一薄膜晶体管Tl之处具有源极电极以及漏极电极(未标示)。源极电极以及漏极电极分别与对应的源极区Sl以及漏极区Dl电性连接。所述源极区Si、源极电极、漏极区D1、漏极电极以及栅极Gl构成第一薄膜晶体管Tl。第三导电层M3’在预定形成第二薄膜晶体管T2之处具有对应的源极电极以及漏极电极(未标示)，所述源极电极以及漏极电极分别与对应的源极区S2以及漏极区D2电性连接，且所述源极区S2、源极电极、漏极区D2、漏极电极以及栅极G2构成第二薄膜晶体管T2。第三导电层M3’在预定形成第三薄膜晶体管T3之处具有对应的源极电极以及漏极电极(未标示)，所述源极电极以及漏极电极分别与对应的源极区S3以及漏极区D3电性连接，且所述源极区S3、源极电极、漏极区D3、漏极电极以及栅极G3构成第三薄膜晶体管T3。第三导电层M3’在预定形成第四薄膜晶体管T4之处具有对应的源极电极以及漏极电极(未标示)，所述源极电极以及漏极电极分别与对应的源极区S4以及漏极区D4电性连接，且所述源极区S4、源极电极、漏极区D4、漏极电极以及栅极G4构成第四薄膜晶体管T4。第三导电层M3’在预定形成第六薄膜晶体管T6之处具有对应的源极电极以及漏极电极(未标示)，所述源极电极以及漏极电极分别与对应的源极区S6以及漏极区D6电性连接，且所述源极区S6、源极电极、漏极区D6、漏极电极以及栅极G6构成第六薄膜晶体管T6。上述的源极电极以及漏极电极是通过接触窗VI’ V6’而与对应的源极区以及漏极区电性连接。除此之外，第三导电层M3，还包括数据线DL以及电源线Vdd。数据线DL与源极S6电性连接，且电源线Vdd与漏极D2电性连接。另外，电源线Vdd还通过接触窗V8’ V9’而与电容器CS的第二电极E2电性连接。另外，第三导电层M3’还包括信号线L，且电容器CS的第三电极E3通过接触窗V7’而与信号线L电性连接。像素电极PE与上述的薄膜晶体管电性连接。根据本实施例，在第三绝缘层206上还覆盖有一层平坦层210，且像素电极PE是设置在平坦层210上。像素电极PE是通过接触窗V与薄膜晶体管T5的漏极电极DE5电性连接。像素电极PE可为穿透式像素电极、反射式像素电极或是半穿透半反射式像素电极。承上所述，在本实例的像素结构中，电容器CS是由半导体层P0’的第一电极E1、第一导电层Ml，的第二电极E2以及第二导电层M2’的第三电极E3所构成。换言之，本实施例的电容器CS采用了三层导电结构来组成。因此，本实施例的电容器CS在与传统6T1C的像素结构的电容器具有相同的储存电容值的前提之下，可以降低电容器CS所需占用的面积，进而达到降低像素结构整体所需占用的面积的目的。以本实施例的6T1C的像素结构为例，本实施例的电容器CS采用了三层导电层的架构相较于传统6T1C的像素结构来说，可以节省20%左右的面积。由于上述的像素结构是应用于有机电致发光发显示器中。因此，此像素结构进一步包括发光区定义层212、发光层OE以及电极层CA，如图11所示。上述的像素电极PE、发光层OE以及电极层CA即构成有机发光二极管元件0LED。发光区定义层212是位于像素电极PE上，且发光区定义层212具有开口 212a，以暴露出像素电极PE。发光区定义层212的材料与上述第一实施例的发光区定义层112的材质相同或相似。发光层OE位于发光区定义层212的开口 21 所暴露出的像素电极PE上。发光层OE可为红色有机发光图案、绿色有机发光图案、蓝色有机发光图案或是混合各频谱的光产生的不同颜色(例如白、橘、紫、...等)发光图案。电极层CA位于发光层OE上，其材质主要是根据发光层OE的材料而选择具有适当功函数的电极材料。上述图11的像素结构是应用于有机电致发光显示器，但本发明不限于此。根据其它实施例，电容器CS是由半导体层Po’的第一电极E1、第一导电层Ml’的第二电极E2以及第二导电层M2’的第三电极E3所构成的架构也可以应用于液晶显示器、电泳显示器、电湿润显示器或是其它种显示器的像素结构中，如下所述。图12是根据本发明一实施例的像素结构的剖面示意图。在图12的像素结构中，与上述图11的像素结构相同的元件以相同的符号表示，且不再重复说明。请参照图12，此像素结构是设置在基板200上，且基板200具有电容器区CR以及晶体管区TR。此像素结构包括薄膜晶体管T、电容器CS以及像素电极PE。薄膜晶体管T设置在晶体管区TR中，其包括半导体层P0’、栅极G1、源极电极SE以及漏极电极DE。半导体层P0’包括源极区Si、漏极区Dl以及通道区CH1。第一绝缘层202覆盖半导体层P0’。栅极Gl设置在半导体层P0’的通道区CHl上方的第一绝缘层202上。第二绝缘层204以及第三绝缘层206覆盖栅极Gl，且源极电极SE以及漏极电极DE位于第三绝缘层206上，且分别与源极区S以及漏极区D电性连接。电容器CS设置在电容器区CR中，其包括第一电极E1、第二电极E2以及第三电极E3。第一电极El位于基板200上，第二电极E2位于第一绝缘层202上，第三电极E3位于第二绝缘层204上。位于第一电极El与第二电极E2之间的第一绝缘层202以及位于第二电极E2以及第三电极E3之间的第二绝缘层204是作为电容器CS的电容介电层。值得一提的是，在上述薄膜晶体管T以及电容器CS中，电容器CS的第一电极El与半导体层Po’(源极区Si、漏极区Dl以及通道区CHl)是属于同一膜层。薄膜晶体管T的栅极Gl以及电容器CS的第二电极E2是属于第一导电层。电容器CS的第三电极E3是属于第二导电层。薄膜晶体管T的源极电极SE以及漏极电极DE是属于第三导电层。另外，在第三绝缘层106上可进一步覆盖一层平坦层210，且像素电极PE是设置在平坦层210上。像素电极PE通过接触窗V与薄膜晶体管T的漏极电极DE电性连接。类似地，在本实施例的像素结构中，因电容器CS是由半导体层P0’的第一电极E1、第一导电层Ml’的第二电极E2以及第二导电层M2’的第三电极E3所构成。因此，本实施例的电容器CS在具有与传统像素结构的电容器相同的储存电容值的前提之下，可以降低电容器CS所需占用的面积，进而达到降低像素结构整体所需占用的面积的目的。虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种像素结构，其特征在于，包括一半导体层，该半导体层包括至少一源极区以及至少一漏极区；一第一绝缘层，覆盖该半导体层；一第一导电层，位于该第一绝缘层上，该第一导电层包括至少一栅极；一第二绝缘层，覆盖该第一导电层；一第二导电层，位于该第二绝缘层上，该第二导电层包括至少一源极电极、至少一漏极电极以及至少一下电极，且该至少一源极电极以及该至少一漏极电极分别与对应的该至少一源极区以及该至少一漏极区电性连接，其中该至少一源极区、该至少一源极电极、该至少一漏极区、该至少一漏极电极以及该至少一栅极构成至少一薄膜晶体管；一第三绝缘层，覆盖该第二导电层；一第三导电层，位于该第三绝缘层上，该第三导电层包括至少一上电极，其中该第三导电层的该至少一上电极以及该第二导电层的该至少一下电极构成至少一电容器；以及一像素电极，其与该至少一薄膜晶体管电性连接。
2.根据权利要求1所述的像素结构，其特征在于，还包括一平坦层，覆盖该第三导电层，其中该像素电极位于该平坦层上。
3.根据权利要求1所述的像素结构，其特征在于，还包括一发光区定义层，位于该像素电极上，且该发光区定义层具有一开口，以暴露出该像素电极；一发光层，位于该开口所暴露出的该像素电极上；以及一电极层，位于该发光层上。
4.根据权利要求1所述的像素结构，其特征在于，该至少一薄膜晶体管包括六个薄膜晶体管。
5.一种像素结构，其特征在于，包括一半导体层，该半导体层包括至少一源极区、至少一漏极区、至少一通道区以及至少一第一电极；一第一绝缘层，覆盖该半导体层；一第一导电层，位于该第一绝缘层上，该第一导电层包括至少一栅极以及至少一第二电极，该至少一栅极位于该至少一通道区的上方，且该至少一第二电极位于该至少一第一电极的上方；一第二绝缘层，覆盖该第一导电层；一第二导电层，位于该第二绝缘层上，该第二导电层包括至少一第三电极，其位于该至少一第二电极的上方，其中该半导体层的该至少一第一电极、该第一导电层的该至少一第二电极以及该第二导电层的该至少一第三电极构成至少一电容器；一第三绝缘层，覆盖该第二导电层；一第三导电层，位于该第三绝缘层上，该第三导电层包括至少一源极电极以及至少一漏极电极，且该至少一源极电极以及该至少一漏极电极分别与对应的该至少一源极区以及该至少一漏极区电性连接，其中该至少一源极区、该至少一源极电极、该至少一漏极区、该至少一漏极电极、该至少一通道区以及该至少一栅极构成至少一薄膜晶体管；以及一像素电极，其与该至少一薄膜晶体管电性连接。
6.根据权利要求5所述的像素结构，其特征在于，还包括一平坦层，覆盖该第三导电层，其中该像素电极位于该平坦层上。
7.根据权利要求5所述的像素结构，其特征在于，还包括一发光区定义层，位于该像素电极上，且该发光区定义层具有一开口，以暴露出该像素电极；一发光层，位于该开口所暴露出的该像素电极上；以及一电极层，位于该发光层上。
8.根据权利要求5所述的像素结构，其特征在于，该至少一薄膜晶体管包括六个薄膜晶体管。
全文摘要
本发明关于一种像素结构，其包括半导体层，其包括至少一源极区以及至少一漏极区；第一绝缘层，其覆盖半导体层；第一导电层，其位于第一绝缘层上且包括至少一栅极；第二绝缘层，其覆盖第一导电层；第二导电层，位于第二绝缘层上且包括至少一源极电极、至少一漏极电极以及至少一下电极，且源极电极以及漏极电极分别与对应的源极区以及漏极区电性连接，其中源极区、源极电极、漏极区、漏极电极以及栅极构成至少一薄膜晶体管；第三绝缘层，其覆盖第二导电层。第三导电层，位于第三绝缘层上且包括至少一上电极，其中第三导电层的上电极以及第二导电层的下电极构成至少一电容器。像素电极与薄膜晶体管电性连接。本发明缩小像素结构整体所需占用的面积。
文档编号H01L27/32GK102386209SQ20111033016
公开日2012年3月21日 申请日期2011年10月24日 优先权日2011年6月10日
发明者刘俊彦, 叶佳元, 曾卿杰 申请人:友达光电股份有限公司