专利名称：低损耗高抑制微型腔体带通滤波器的制作方法
技术领域：
本发明涉及一种滤波器，特别是一种低损耗高抑制微型腔体带通滤波器。
背景技术：
随着微波毫米波通信、雷达等系统的发展，尤其是移动手持式无线通信终端、单兵卫星移动通信终端、军用与民用多模多路通信系统终端、机载、弹载、宇航通信系统中微波毫米波通信模块的不断小型化，带通滤波器作为相应波段接收和发射支路中的关键电子部件，低损耗且高阻带抑制微型腔体微波带通滤波器是其一个重要的发展方向。描述这种部件性能的主要技术指标有通带工作频率范围、阻带频率范围、通带输入/输出电压驻波比、通带插入损耗、阻带衰减、形状因子、插入相移和时延频率特性、温度稳定性、体积、重量、可靠性等。用常规方法设计的滤波器，如发夹型滤波器结构、谐振腔滤波器结构和同轴线滤波器结构等均存在体积和插入损耗较大的缺点，对于要求苛刻的应用场合往往无法使用。
发明内容
本发明的目的在于提供一种体积小、重量轻、可靠性高、电性能优异、结构简单、成品率高、批量一致性好、造价低、温度性能稳定、相位频率特性线性变化的低损耗高抑制微型腔体微波带通滤波器。实现本发明目的的技术方案是一种低损耗高抑制微型腔体带通滤波器，包括表面贴装的50欧姆阻抗输入端口、输入电感、第一级并联谐振单元、第一电磁耦合电路、第二级并联谐振单元、第二电磁耦合电路、第三级并联谐振单元、第三电磁耦合电路、第四级并联谐振单元、第四电磁耦合电路、第五级并联谐振单元、输出电感、表面贴装的50欧姆阻抗输出端口和接地端；第一级并联谐振单元由第一电感和第一电容并联而成，第二级并联谐振单元由第二电感和第二电容并联而成，第三级并联谐振单元由第三电感和第三电容并联而成，第四级并联谐振单元由第四电感和第四电容并联而成，第五级并联谐振单元由第五电感和第五电容并联而成；输入端口与输入电感连接，输出端口与输出电感连接，该输出电感与输入电感之间并联第一级并联谐振单元、第二级并联谐振单元、第三级并联谐振单元、 第四级并联谐振单元和第五级并联谐振单元，在第一级并联谐振单元与第二级并联谐振单元之间串联第一电磁耦合电路，第二级并联谐振单元与第三级并联谐振单元之间串联第二电磁耦合电路，第三级并联谐振单元与第四级并联谐振单元之间串联第三电磁耦合电路， 第四和第五级并联谐振单元之间串联第四电磁耦合电路，所述的第一级并联谐振单元的另一端、第二级并联谐振单元的另一端、第三级并联谐振单元的另一端、第四级并联谐振单元的另一端和第五级并联谐振单元的另一端分别接地。本发明与现有技术相比，由于本发明采用低损耗低温共烧陶瓷材料和三维立体集成以及圆柱形腔体实现并联谐振单元和电磁耦合电路，所带来的显著优点是(1)通带内损耗低、带外抑制高；(2) Q值高；(3)体积小、重量轻、可靠性高；(4)电性能优异，相位频率特性线性变化；(5)电性能温度稳定性高；(6)电路实现结构简单；(7)电性能一致性好， 可实现大批量生产；(8)成本低；(9)使用安装方便，可以使用全自动贴片机安装和焊接； (10)特别适用于火箭、机载、弹载、宇宙飞船、单兵移动通信终端等无线通信手持终端中，以及对体积、重量、性能、可靠性有苛刻要求的通信系统中。
图1是本发明低损耗高抑制微型腔体带通滤波器的电原理图。图2是本发明低损耗高抑制微型腔体带通滤波器的外形及内部结构示意图。图3是本发明低损耗高抑制微型腔体带通滤波器主要性能仿真结果曲线。
具体实施例方式下面结合附图对本发明作进一步详细描述。结合图1，本发明是一种低损耗高抑制微型腔体带通滤波器，包括表面贴装装的 50欧姆阻抗输入端口 P1、输入电感Lin，第一级并联谐振单元Li、Cl，第一电磁耦合电路 L12、C12，第二级并联谐振单元L2、C2，第二电磁耦合电路L23、C23，第三级并联谐振单元 L3、C3，第三电磁耦合电路L34、C34，第四级并联谐振单元L4、C4，第四电磁耦合电路L45、 C45，第五级并联谐振单元L5、C5，输出电感Lout，表面安装的50欧姆阻抗输出端口 P2和接地端；第一级并联谐振单元Li、Cl由第一电感Ll和第一电容Cl并联而成，第二级并联谐振单元L2、C2由第二电感L2和第二电容C2并联而成，第三级并联谐振单元L3、C3由第三电感L3和第三电容C3并联而成，第四级并联谐振单元L4、C4由第四电感L4和第四电容 C4并联而成，第五级并联谐振单元L5、C5由第五电感L5和第五电容C5并联而成；输入端口 Pl与输入电感Lin连接，输出端口 P2与输出电感Lout连接，该输出电感Lout与输入电感Lin之间并联第一级并联谐振单元Li、Cl，第二级并联谐振单元L2、C2，第三级并联谐振单元L3、C3、第四级并联谐振单元L4、C4和第五级并联谐振单元L5、C5，在第一级并联谐振单元Li、Cl与第二级并联谐振单元L2、C2之间串联第一电磁耦合电路L12、C12 ；第二级并联谐振单元L2、C2与第三级并联谐振单元L3、C3之间串联第二电磁耦合电路L23、C23 ；第三级并联谐振单元L3、C3与第四级并联谐振单元L4、C4之间串联第三电磁耦合电路L34、 C34 ；第四级并联谐振单元L4、C4与第五级并联谐振单元L5、C5之间串联第四电磁耦合电路L45、C45 ；所述的第一级并联谐振单元L1、C1的另一端，第二级并联谐振单元L2、C2的另一端，第三级并联谐振单元L3、C3的另一端，第四级并联谐振单元L4、C4的另一端和第五级并联谐振单元L5、C5的另一端分别接地。结合图2，本发明低损耗高抑制微型腔体带通滤波器，表面安装的50欧姆阻抗输入端口 Pl，输入电感Lin，第一级并联谐振单元Ll、Cl，第一电磁耦合电路L12、C12，第二级并联谐振单元L2、C2，第二电磁耦合电路L23、C23，第三级并联谐振单元L3、C3，第三电磁耦合电路L34、C34，第四级并联谐振单元L4、C4，第四电磁耦合电路L45、C45，第五级并联谐振单元L5、C5，输出电感Lout、表面安装的50欧姆阻抗输出端口 P2和接地端均采用多层低温共烧陶瓷工艺实现，其中输入电感Lin、输出电感Lout均采用分布参数的带状线实现，第一级并联谐振单元Li、Cl的电感Li、第二级并联谐振单元L2、C2的电感L2、第三级并联谐振单元L3、C3的电感L3、第四级并联谐振单元L4、C4的电感L4、第五级并联谐振单元L5、C5的电感L5均采用分布参数圆柱形腔体结构实现，第一级并联谐振单元L1、C1的电容Cl、第二级并联谐振单元L2、C2的电容C2、第三级并联谐振单元L3、C3的电容C3、第四级并联谐振单元L4、C4的电容C4、第五级并联谐振单元L5、C5的电容C5均采用介质平板电容实现； 第一耦合电感L12采用第一并联谐振单元Li、Cl和第二并联谐振单元L2、C2之间空间耦合和分布参数电感实现，第一耦合电容C12采用第一并联谐振单元Li、Cl和第二并联谐振单元L2、C2之间空间耦合和分布参数电容实现；第二耦合电感L23采用第二并联谐振单元 L2、C2和第三并联谐振单元L3、C3之间空间耦合和分布参数电感实现，第二耦合电容C23 采用第二并联谐振单元L2、C2和第三并联谐振单元L3、C3之间空间耦合和分布参数电容实现；第三耦合电感L34采用第三并联谐振单元L3、C3和第四并联谐振单元L4、C4之间空间耦合和分布参数电感实现，第三耦合电容C34采用第三并联谐振单元L3、C3和第四并联谐振单元L4、C4之间空间耦合和分布参数电容实现；第四耦合电感L45采用第四并联谐振单元L4、C4和第五并联谐振单元L5、C5之间空间耦合和分布参数电感实现，第四耦合电容 C45采用第四并联谐振单元L4、C4和第五并联谐振单元L5、C5之间空间耦合和分布参数电容实现之间空间耦合和分布参数电感实现。本发明低损耗高抑制微型腔体带通滤波器，第一级并联谐振单元L1、C1，第二级并联谐振单元L2、C2，第三级并联谐振单元L3、C3，第四级并联谐振单元L4、C4，第五级并联谐振单元L5、C5均采用分布参数圆柱形腔体耦合结构实现，其中第一级并联谐振单元Li、Cl 的电感Ll的一端，第二级并联谐振单元L2、C2的电感L2的一端，第三级并联谐振单元L3、 C3的电感(L3)的一端，第四级并联谐振单元L4、C4的电感L4的一端，第五级并联谐振单元 L5、C5的电感L5的一端分别接地，另一端分别与对应的第一级并联谐振单元L1、C1的电容 Cl的一端，第二级并联谐振单元L2、C2的电容C2的一端，第三级并联谐振单元L3、C3的电容C3的一端，第四级并联谐振单元L4、C4的电容C4的一端相连，第五级并联谐振单元L5、 C5的电容C5的一端相连，第一级并联谐振单元Li、Cl的电容Cl的另一端，第二级并联谐振单元L2、C2的电容C2的另一端，第三级并联谐振单元L3、C3的电容C3的另一端，第四级并联谐振单元L4、C4的电容C4的另一端，第五级并联谐振单元L5、C5的电容C5的另一端分别接地。本发明低损耗高抑制微型腔体带通滤波器，其工作原理简述如下输入的宽频带微波信号经输入端口 Pl通过输入电感Lin到达第一级并联谐振单元Li、Cl和第一电磁耦合电路L12、C12相连的一端，在第一并联谐振单元Li、Cl谐振频率附近的微波信号进入第一电磁耦合电路L12、C12，其余非第一并联谐振单元Li、Cl谐振频率附近的微波信号通过第一级并联谐振单元Li、Cl中的第一电感Ll和第一电容Cl接地，实现第一级滤波。第一电磁耦合电路L12、C12的并联谐振频率附近的阻带微波信号，即第一零点频率附近微波信号，因呈现高阻抗被抑制，非第一零点附近的微波频率信号通过第一电磁耦合电路L12、 C12中的第一耦合电感L12和第一耦合电容C12到达第二级并联谐振单元L2、C2中的第二电感L2和第二电容C2相连接的一端及第二级并联谐振单元L2、C2与第三级并联谐振单元L3、C3之间第二电磁耦合电路L23、C23的一端，经过第一级滤波和第一电磁耦合电路 L12、C12的微波信号，在第二并联谐振单元L2、C2谐振频率附近的微波信号进入第二电磁耦合电路L23、C23，其余非第二并联谐振单元谐振频率附近的微波信号通过第二级并联谐振单元L2、C2中的第二电感L2和第二电容C2接地，实现第二级滤波。第二电磁耦合电路L23、C23的并联谐振频率附近的阻带微波信号，即第二零点频率附近微波信号，因呈现高阻抗被抑制，非第二零点附近的微波频率信号通过第二电磁耦合电路L23、C23中的第二耦合电感L23和第二耦合电容C23到达第三级并联谐振单元L3、C3中的第三电感L3和第三电容C3相连接的一端及第三级并联谐振单元L3、C3与第四级并联谐振单元L4、C4之间第三电磁耦合电路L34、C34的一端，经过第一级、第二级滤波和第一电磁耦合电路L12、C12，第二电磁耦合电路L23、C23的微波信号，在第三并联谐振单元L3、C3谐振频率附近的微波信号进入第三电磁耦合电路L34、C34，其余非第三并联谐振单元L34、C34谐振频率附近的微波信号通过第三级并联谐振单元L3、C3中的第三电感L3和第三电容C3接地，实现第三级滤波。第三电磁耦合电路L34、C34的并联谐振频率附近的阻带微波信号，即第三零点频率附近微波信号，因呈现高阻抗被抑制，非第三零点附近的微波频率信号通过第三电磁耦合电路L34、C34中的第三耦合电感L34和第三耦合电容C34到达第四级并联谐振单元L4、C4 中第四电感L4和第四电容C4相连接的一端以及第四级并联谐振单元L4、C4与第五级并联谐振单元L5、C5之间第四电磁耦合电路L45、C45的一端，经过第一级、第二级、第三级滤波和第一、第二、第三电磁耦合电路的微波信号，在第四并联谐振单元L4、C4谐振频率附近的微波信号进入第四电磁耦合电路L45、C45，其余非第四并联谐振单元L45、C45谐振频率附近的微波信号通过第四级并联谐振单元L4、C4中的第四电感L4和第四电容C4接地，实现第四级滤波。第四电磁耦合电路L45、C45的并联谐振频率附近的阻带微波信号，即第四零点频率附近微波信号，因呈现高阻抗被抑制，非第四零点附近的微波频率信号通过第四电磁耦合电路L45、C45中的第四耦合电感L45和第四耦合电容C45到达第五级并联谐振单元L5、C5中第五电感L5和第五电容C5相连接的一端及输出电感Lout的一端，经过第一级、第二级、第三级、第四级滤波和第一、第二、第三、第四电磁耦合电路的微波信号，第五并联谐振单元L5、C5谐振频率附近的微波信号与非第五零点附近的微波频率信想加之后通过输出电感Lout接表面贴装的50欧姆阻抗输出端口 P2的一端，其余非第无并联谐振单元谐振频率附近的微波信号通过第无级并联谐振单元L5、C5中的第五电感L5和第五电容C5 接地，实现第五级滤波。经过第一级滤波、第二级滤波、第三级滤波、第四级滤波、第五级滤波，第一电磁耦合电路L12、C12，第二电磁耦合电路L23、C23，第三电磁耦合电路L34、C34， 第四电磁耦合电路L45、C45的微波信号，通过表面贴装的50欧姆阻抗输出端口 P2的另一端输出，从而实现低损耗高抑制微型腔体带通滤波功能。低损耗高抑制微型腔体带通滤波器由于是采用多层低温共烧陶瓷工艺实现，其低温共烧陶瓷材料和金属图形在大约900°C温度下烧结而成，所以具有非常高的可靠性和温度稳定性，由于结构采用三维立体集成和多层折叠结构以及外表面金属屏蔽实现接地和封装，从而使体积大幅减小。低损耗高抑制微型腔体带通滤波器实施体积为5. 2mmX 2mmX 1. 6mm。该滤波器带宽为230MHz，仿真滤波器通带内插入损耗均小于3分贝，低阻带抑制优于-40分贝，高阻带抑制优于-60分贝，具有良好的滤波器性能。
权利要求
1.一种低损耗高抑制微型腔体带通滤波器，其特征在于包括表面贴装的50欧姆阻抗输入端口(P1)、输入电感(Lin)、由第一电感(Li)和第一电容(Cl)并联而成的第一级并联谐振单元(L1、C1)、由第一耦合电感(L12)和第一耦合电容(C12)串联而成的第一电磁耦合电路(L12、C12)、由第二电感(L2)和第二电容(C2)并联而成的第二级并联谐振单元(L2、 C2)、由第二耦合电感(L23)和第二耦合电容(C23)串联而成的第二电磁耦合电路(L23、 C23)、由第三电感(L3)和第三电容(C3)并联而成的第三级并联谐振单元(L3、C3)、由第三耦合电感(L34)和第三耦合电容(C34)串联而成的第三电磁耦合电路(L34、C34)、由第四电感(L4)和第四电容(C4)并联而成的第四级并联谐振单元(L4、C4)、由第四耦合电感(L45) 和第四耦合电容(C45)串联而成的第四电磁耦合电路(L45、C45)、由第五电感(L5)和第五电容(C5)并联而成的第五级并联谐振单元(L5、U)、输出电感(Lout)、表面贴装的50欧姆阻抗输出端口(P2)和接地端；输入端口(Pl)与输入电感(Lin)连接，输出端口(P2)与输出电感(Lout)连接，该输出电感(Lout)与输入电感(Lin)之间并联第一级并联谐振单元 (L1、C1)、第二级并联谐振单元(L2、C2)、第三级并联谐振单元(L3、C3)、第四级并联谐振单元(L4、C4)和第五级并联谐振单元(L5、C5)，在第一级并联谐振单元(Li、Cl)与第二级并联谐振单元(L2、C2)之间串联第一电磁耦合电路(L12、C12);第二级并联谐振单元(L2、C2) 与第三级并联谐振单元(L3、C3)之间串联第二电磁耦合电路(L23、C23)；第三级并联谐振单元(L3、C3)与第四级并联谐振单元(L4、C4)之间串联第三电磁耦合电路(L34、C34)；第四级并联谐振单元(L4、C4)与第五级并联谐振单元(L5、C5)之间串联第四电磁耦合电路 (L45、C45)；所述的第一级并联谐振单元(L1、C1)、第二级并联谐振单元(L2、C2)、第三级并联谐振单元(L3、C3)、第四级并联谐振单元(L4、C4)和第五级并联谐振单元(L5、⑶)分别接地。
2.根据权利要求1所述的低损耗高抑制微型腔体带通滤波器，其特征在于表面安装的50欧姆阻抗输入端口(P1)、输入电感(Lin)、第一级并联谐振单元(Li、Cl)、第一电磁耦合电路(L12、C12)、第二级并联谐振单元(L2、C2)、第二电磁耦合电路(L23、C23)、第三级并联谐振单元(L3、C3)、第三电磁耦合电路(L34、C34)、第四级并联谐振单元(L4、C4)、 第四电磁耦合电路(L45、C45)、第五级并联谐振单元(L5、C5)、输出电感(Lout)、表面安装的50欧姆阻抗输出端口(P2)和接地端均采用多层低温共烧陶瓷工艺实现，其中输入电感 (Lin)、输出电感(Lout)均采用分布参数的带状线实现，第一级并联谐振单元(Li、Cl)的电感(Li)、第二级并联谐振单元(L2、C2)的电感(L2)、第三级并联谐振单元(L3、C3)的电感(L3)、第四级并联谐振单元(L4、C4)的电感(L4)、第五级并联谐振单元(L5、C5)的电感 (L5)均采用分布参数圆柱形腔体结构实现，第一级并联谐振单元(Li、Cl)的电容(Cl)、第二级并联谐振单元(L2、C2)的电容(C2)、第三级并联谐振单元(L3、C3)的电容(C3)、第四级并联谐振单元(L4、C4)的电容(C4)、第五级并联谐振单元(L5、C5)的电容(C5)均采用介质平板电容实现；第一耦合电感(L12)采用第一并联谐振单元(Li、Cl)和第二并联谐振单元(L2、C2)之间空间耦合和分布参数电感实现，第一耦合电容(C12)采用第一并联谐振单元(Li、Cl)和第二并联谐振单元(L2、C2)之间空间耦合和分布参数电容实现；第二耦合电感(L23)采用第二并联谐振单元(L2、C2)和第三并联谐振单元(L3、C3)之间空间耦合和分布参数电感实现，第二耦合电容(C23)采用第二并联谐振单元(L2、C2)和第三并联谐振单元(L3、C3)之间空间耦合和分布参数电容实现；第三耦合电感(L34)采用第三并联谐振单元(L3、C3)和第四并联谐振单元(L4、C4)之间空间耦合和分布参数电感实现，第三耦合电容(C34)采用第三并联谐振单元(L3、C3)和第四并联谐振单元(L4、C4)之间空间耦合和分布参数电容实现；第四耦合电感(L45)采用第四并联谐振单元(L4、C4)和第五并联谐振单元(L5、C5)之间空间耦合和分布参数电感实现，第四耦合电容(C45)采用第四并联谐振单元(L4、C4)和第五并联谐振单元(L5、C5)之间空间耦合和分布参数电容实现之间空间耦合和分布参数电感实现。
3.根据权利要求1或2所要求的低损耗高抑制微型腔体带通滤波器，其特征在于第一级并联谐振单元(Li、Cl)、第二级并联谐振单元(L2、C2)、第三级并联谐振单元(L3、C3)、 第四级并联谐振单元(L4、C4)、第五级并联谐振单元(L5、C5)均采用分布参数圆柱形腔体耦合结构实现，其中第一级并联谐振单元(Li、Cl)的电感(Li)的一端、第二级并联谐振单元(L2、C2)的电感(L2)的一端、第三级并联谐振单元(L3、C3)的电感(L3)的一端、第四级并联谐振单元(L4、C4)的电感(L4)的一端、第五级并联谐振单元(L5、C5)的电感(L5)的一端分别接地，另一端分别与对应的第一级并联谐振单元(Li、Cl)的电容(Cl)的一端、第二级并联谐振单元(L2、C2)的电容(C2)的一端、第三级并联谐振单元(L3、C3)的电容(C3) 的一端、第四级并联谐振单元(L4、C4)的电容(C4)的一端相连、第五级并联谐振单元(L5、 C5)的电容(C5)的一端相连，第一级并联谐振单元(Li、Cl)的电容(Cl)的另一端、第二级并联谐振单元(L2、C2)的电容(C2)的另一端、第三级并联谐振单元(L3、C3)的电容(C3)的另一端、第四级并联谐振单元(L4、C4)的电容(C4)的另一端、第五级并联谐振单元(L5、C5) 的电容(C5)的另一端分别接地。
全文摘要
本发明涉及一种低损耗高抑制微型腔体带通滤波器，包括适用于表面贴装的50欧姆阻抗输入/输出接口；采用分布参数圆柱形腔体耦合结构实现的五个并联谐振单元；输入和输出电感，上述结构均采用多层低温共烧陶瓷工艺技术实现。本发明具有通带选择性好、带外抑制好、插入损耗低、体积小、重量轻、可靠性高、电性能好、相位频率特性线性度好、温度稳定性好、电性能批量一致性好、成本低、可大批量生产等优点，特别适用于雷达、通信、箭载、机载、弹载、宇宙飞船、单兵移动通信终端等无线通信手持和便携终端产品中，以及对体积、重量、电性能及可靠性等有苛刻要求的场合和相应频段系统中。
文档编号H01P1/207GK102509825SQ20111033172
公开日2012年6月20日 申请日期2011年10月27日 优先权日2011年10月27日
发明者冯媛, 孙宏途, 尹洪浩, 左同生, 戚湧, 戴永胜, 李平, 汉敏, 谢秋月, 韩群飞 申请人:无锡南理工科技发展有限公司