系统级封装模块件及其制造方法

文档序号:7165829阅读:206来源:国知局
专利名称:系统级封装模块件及其制造方法
系统级封装模块件及其制造方法技术领域
本发明关于一种封装模块件的技术,特别是关于一种系统级封装(System inPackage ;简称SiP)模块件及其制造方法。
背景技术
在现今的科技产业中,电磁兼容性(Electromagnetic Compatibility ;简称EMC)一直都是电磁领域中相当重要的研究议题,而如何避免电磁干扰也是封装模块件的制造业者所面对的重要议题之一。
在现有封装模块件的制造技术上,通常是在封装模块件制造完成后,在封装模块件外围加装屏蔽盖(Shielding Lid),以防止电磁福射的干扰而对封装模块件造成影响,但该具有屏蔽盖的封装模块件所需的空间较大,减少线路图案化的空间。
此外,在系统级封装模块件的制造过程中,有些制造业者会要求在封装模块件中封胶(Molding),使封装模块件具有集成电路(Integrated Circuit ;简称IC)的外形。但是,当封装模块件封胶后,就无法在封装模块件上装设屏蔽盖,因此也无法防止电磁辐射的干扰。
因此,为了解决上述问题,有些制造业者会在该封装模块件制造完成后的系统上设计一可对应于封装模块件的凹槽,其中,该凹槽对应于封装模块件的所在位置,由此防止封装模块件受到电磁辐射的干扰。
上述的方式虽然解决了封装模块件的电磁辐射干扰的问题,然而在系统上却需要设计额外的构件,因此增加了设计复杂度与制造成本。此外,由于凹槽对应于封装模块件的所在位置,因此凹槽与封装模块件的位置彼此受限,在整体的设计上较不弹性。
此外,有些制造业者试图在封装模块件的基板上装设构件以防止封装模块件受到电磁辐射的干扰,然而却会占用了基板上的较多空间,影响了其他电子组件的摆放空间。发明内容
本发明的目的是提供一种系统级封装模块件及其制造方法,其可避免封装模块件受到电磁辐射的干扰。
本发明的另一目的在于提供一种系统级封装模块件及其制造方法,其较不占据基板的顶面与底面上的空间,而较不影响其他电子组件的摆放空间。
为了达到上述目的及其它目的,本发明于是提供一种系统级封装模块件,包括基板、电子组件、封装胶体与屏蔽层。基板包含有线路层、形成于该线路层上的焊垫及介质层,并于该基板上形成有切割道,且该介质层中的至少一介质层与相邻该介质层的线路层形成有对应该切割道的接地埋孔,而该焊垫邻近该接地埋孔;电子组件与封装胶体分别形成于该基板上,其中,该封装胶体包覆该电子组件;屏蔽层包覆该封装胶体及该基板的侧壁。
再者,本发明还提供一种系统级封装模块件的制造方法,其包括以下步骤:(I)制备一基板,该基板包含线路层、于该线路层上形成焊垫及介质层,并于该基板形成有切割道,且于该介质层中的至少一介质层与相邻该介质层的线路层形成有对应该切割道的接地埋孔,该焊垫邻近该接地埋孔;(2)提供至少一电子组件,将该电子组件设置于该基板上;(3)于基板上形成包覆该电子组件的封装胶体;(4)沿着该切割道切割该基板,以露出该接地埋孔;(5)于该封装胶体及该基板的侧壁形成屏蔽层,以得各系统级封装模块件。
因此,由将屏蔽层形成在基板的侧壁,以使电磁辐射通过屏蔽层而接地,以避免电磁辐射干扰的问题,因而完全取代现有技术所使用的屏蔽盖。而且,本发明的系统级封装模块件的结构较不占据基板的顶面与底面上的空间,而较不影响其他电子组件的摆放空间。


图1为本发明的系统级封装模块件的示意剖面图; 图2为图1中其中一层线路层与介质层的示意剖面图;以及 图3至图8为本发明的系统级封装模块件的制造方法的步骤示意图 图中, I,系统级封装模块件; 11,基板; 111,介质层; 112,线路层; 113,绝缘层; 114,顶面; 115,底面; 116,承载区; 117,切割道; 118,侧壁; 12,电子组件; 13,焊垫; 131,上表面; 132,切割区域; 14,屏蔽层; 15,封装胶体; 16,接地埋孔。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式,熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
需说明的是,于本发明中,图式上各个组件所显示的比例略微夸大,其目的是为了叙述上的方便,也为了使图式易于阅读及辨识,并非用以限制本发明。
请同时参阅图1及图2,图1为本发明的系统级封装模块件的示意剖面图,图2为图1中其中一层线路层112与介质层111的示意剖面图。本发明的系统级封装模块件I包括基板11、电子组件12、屏蔽层14与封装胶体15。要特别说明的是,本发明的系统级封装模块件I也可应用于其他种类的封装模块件,而在本发明所述的电子组件12以芯片为例,但是并不以此为限。由于本发明所述的芯片其详细的结构与现有的芯片相同,因此在图式中仅以示意的方式呈现,并且不再针对芯片的结构加以赘述。此外,在图1中,虽然一般的线路层112的上表面均布设有焊垫,然而为了方便说明起见,其将与本发明无关的焊垫予以省略。再者,在图2中,由于线路层112的上表面布设的线路过于复杂,而且并非本发明重点,因此为了使图式清晰易于辨识以及说明的方便将其省略。
请参阅图1,基板11由至少一层介质层111与至少一层线路层112交互堆栈而成,并且在基板11的顶面114与底面115分别形成有绝缘层113,其中,线路层112用以布设线路(即由图案化蚀刻形成线路),介质层111用以防止相邻线路层112彼此接触而造成短路,电子组件12设置于该基板11的顶面114上,并且与一线路层112相接触。此外,位于基板11的顶面与底面上的绝缘层113以涂布方式形成,而由于该线路层112由图案化蚀刻形成线路,故绝缘层113部份会形成在线路层112的表面上,而将有一部份流入被蚀刻而未形成有线路层112的介质层111的表面上。另外,在一实施例中,该绝缘层113为绿漆层。
需说明的是,虽然在图式中呈现出四层线路层112,但是这样的呈现方式仅用于说明。实际上实施时,线路层112以偶数层为较佳,尤其以四层以上为最佳。
如图2所示,线路层112的上表面131形成有至少一个焊垫13及介质层111,该焊垫13设置于该线路层112的上表面131中预留的切割区域,其中,该切割区域位于该上表面131的周围,而接地埋孔16形成于该介质层111与相邻该介质层111的线路层112中,且各个焊垫13分别邻近对应的接地埋孔16,其中,该焊垫13所围成区域的表面积略大于该接地埋孔16所围成区域的表面积。另外,在一实施例中,该接地埋孔16中电镀有金属导体,且该金属导体接触该焊垫13。
请参阅回图1,该接地埋孔16并非形成于所有的介质层111中。如图所示,该接地埋孔16并未形成于最上层与最最下层的介质层中,而仅形成于位于最上层与最下层的介质层之间的介质层与相邻该介质层的线路层中。
此外,封装胶体15形成于该基板11上并包覆电子组件12的所有侧面与顶面,而屏蔽层14进一步包覆封装胶体15及基板11的侧壁118,其中,屏蔽层14为金属层,可以喷溅或镀膜的方式包覆封装胶体15的所有侧面与顶面以及基板11的侧壁118,由此可防止外部电子组件所产生的电磁辐射干扰(可称为电磁耐受性,EMS),同时,防止该电子组件12在执行应有功能的过程中所产生不利于其他系统的电磁噪声[可称为电磁干扰,EMI]。需说明的是,凡是具有金属特性的物质,例如银或铜,皆可作为屏蔽层14,并包覆封装胶体15及基板11和侧壁118,但是并不以此为限。
由上述的内容可知,每一层线路层112和上表面131均设有至少一个焊垫13,而每一层线路层112和上表面131和至少一个焊垫13对齐设置,且每一个焊垫13邻近对应于各该接地埋孔16而设置,其中,该接地埋孔16仅形成于位于最上层与最下层和介质层之间的介质层与相邻该介质层之线路层中。
请同时参阅图1至图2与图3至图8,其中,图3至图8为本发明地系统级封装模块件地制造方法地步骤示意图。
如图3所示,在步骤SI中,于制备基板制程中,将至少一层介质层111与至少一层线路层112交互堆栈,并于最顶层与最底层分别依序设置一绝缘层113、线路层112与不具有接地埋孔16的介质层111以形成基板11,其中,各线路层112分别具有至少一个焊垫13,且基板11的顶面具有多个承载区116且相邻的二承载区116之间形成有切割道117。接着进至步骤S2。另外,在一实施例中,该绝缘层113为绿漆层。
更进一步而言,请一并参阅图4与图5,为制备基板制程的详细步骤说明。
首先,如图4所示,在一线路层112的上表面上设有至少一个焊垫13,其中,线路层112于形成过程中预留有切割区域132,而至少一个焊垫13位于线路层112预留的切割区域132中。
接着,如图5所示,在线路层112的切割区域132并对应于切割道117且对应各个焊垫13所围成的区域范围内形成接地埋孔16,且该接地埋孔16必须将中间介质层111与相邻该中间介质层111的线路层112贯穿,其中,可以用机械钻孔,或是以雷射热熔方式等钻孔方式形成该接地埋孔16,且该焊垫13邻近该接地埋孔16。要特别说明的是,由于焊垫13位于线路层112的上表面上,且接地埋孔16位于介质层111中,因此在图4与图5中,焊垫13与接地埋孔16以虚线表示。另外,在一实施例中,该接地埋孔16中电镀有金属导体,且该金属导体系接触该焊垫13。
需说明的是,由于每一线路层112的制造过程相同,因此,在本发明中仅以一线路层112作为实施方式的说明,而且各线路层112预留的切割区域132的位置系相同,因此,各线路层112所设置的焊垫13会相互对齐,而且位于基板11的顶面的切割道117也会对应于各线路层112的切割区域132,使得切割区域132所设置的焊垫也对应于切割道117。
此外,另需说明的是,实际上,切割区域132预留在线路层112上,并非由任何标志绘制出该切割区域132,在图3中为了叙述上需要并且使图式易于辨识与说明而特别择一切割区域132绘制于图式中。
如图3所示,在步骤S2中,提供至少一电子组件12,将该电子组件12设置于该基板上。接着进至步骤S3。
请参阅图6,在步骤S3中,进行封装制程,也就是在形成基板11之后,接着对基板11所设置的多个电子组件12分别进行封胶,其中,封胶时所形成的封装胶体15包覆电子组件12的所有侧面与顶面。接着进至步骤S4。
请参阅图7,在步骤S4中,进行切割制程,也就是在封装完毕后,接着沿着基板11的切割道117进行切割,使基板11被切割成多个基板,而被切割后形成的多个基板各自承载有电子组件12与封装胶体15,且露出该接地埋孔16,其中,由于切割道117所在位置对应于各线路层112所预留的切割区域132,因此,切割道117会对齐于各线路层112的切割区域132。接着进至步骤S5。
请参阅图8,在步骤S5中,在切割完毕后,接着于封装胶体15与基板的侧壁118形成屏蔽层14,以得各系统级封装模块件。
要说明的是,屏蔽层14为金属层,而且可以喷溅或镀膜的方式包覆该封装胶体15与基板的侧壁118,以由屏蔽层14的金属特性,使该系统级封装模块件具有良好的电磁兼容性(ElectroMagnetic Compatibility, EMC)。
综上所述,除了防止电子组件受到电磁辐射的干扰,本发明的系统级封装模块件的结构较不占据基板的顶面与底面上的空间,而较不影响其他电子组件的摆放空间。
然而,上述实施例用以例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下,对上述实施例进行修改。因此本发明的权利保护范围,应如后述的申请专利范围所列。
权利要求
1.一种系统级封装模块件,其特征在于,包括: 基板,其包含至少一线路层、至少一形成于该线路层上的焊垫及至少一介质层,并于该基板上形成有切割道,且于该介质层中的其中至少一介质层与相邻该介质层的线路层形成有对应该切割道的接地埋孔,该焊垫邻近该接地埋孔; 电子组件,其设置于该基板上; 封装胶体,其形成于该基板上并包覆该电子组件;以及 屏蔽层,其包覆该封装胶体及该基板之侧壁。
2.如权利要求1所述的系统级封装模块件,其特征在于,其中,所述焊垫所围成区域的表面积大于该接地埋孔所围成区域的表面积。
3.如权利要求1所述的系统级封装模块件,其特征在于,其中,该接地埋孔中系电镀有金属导体。
4.如权利要求1所述的系统级封装模块件,其特征在于,其中,该屏蔽层系为金属层。
5.如权利要求1所述的系统级封装模块件,其特征在于,其中,该屏蔽层系以喷溅或镀膜的方式包覆该封装胶体及该基板之侧壁。
6.如权利要求1所述的系统级封装模块件,其特征在于,其中,该基板系包含有至少一绝缘层、至少一线路层与不具有该接地埋孔之介质层,该线路层形成于该介质层上,且该绝缘层形成于该基板之顶面及底面。
7.一种系统级封装模块件的制造方法,其特征在于,包括下列步骤: (1)制备一基板,该基板包含至少一线路层、于该线路层上形成至少一焊垫及至少一介质层,并于该基板形成有切割道,且于该介质层中的其中至少一介质层与相邻该介质层的线路层形成有对应该切割道的接地埋孔,该焊垫邻近该接地埋孔; (2)提供至少一电子组件,将该电子组件设置于该基板上; (3)进行封装制程,以于该基板上形成包覆该电子组件的封装胶体; (4)沿着该切割道切割该基板,以供露出该接地埋孔;以及 (5)于该封装胶体及该基板的侧壁形成屏蔽层,以得各系统级封装模块件。
8.如权利要求7所述的系统级封装模块件的制造方法,其特征在于,其中,在该步骤(I)中,该接地埋孔系以机械钻孔或雷射热熔方式所形成。
9.如权利要求7所述的系统级封装模块件的制造方法,其特征在于,其中,在该步骤(5)中,将该屏蔽层以喷溅或镀膜的方式包覆该封装胶体及该基板之侧壁。
10.如权利要求7所述的系统级封装模块件的制造方法,其特征在于,其中,在该步骤(I)中,该接地埋孔中进一步电镀有金属导体。
11.如权利要求7所述的系统级封装模块件的制造方法,其特征在于,其中,该基板系形成有至少一绝缘层,且该绝缘层系形成于该基板之顶面及底面上。
全文摘要
一种系统级封装模块件及其制造方法,其提供基板,包含线路层、焊垫以及介质层,并于该基板上形成有切割道,且于至少一介质层与相邻该介质层的线路层形成有对应该切割道的接地埋孔,接着将电子组件设置于该基板上,然后于该基板上形成包覆该电子组件的封装胶体,之后再沿着切割道切割基板以露出接地埋孔,最后在封装胶体及基板的侧壁形成屏蔽层,以得各系统级封装模块件,以可防止电磁辐射的干扰,且较不占据基板的顶面与底面上的空间。
文档编号H01L23/552GK103137595SQ20111038016
公开日2013年6月5日 申请日期2011年11月25日 优先权日2011年11月25日
发明者陈基生, 谢青峰 申请人:亚旭电子科技(江苏)有限公司, 亚旭电脑股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1