专利名称：半导体芯片的封装结构的制作方法
技术领域：
本实用新型涉及半导体器件的封装技术领域，特别是涉及一种半导体芯片的封装结构。
背景技术：
随着电子产品向小型化方向发展，在手提电脑、CPU电路、微型移动通信电路(手机等)、数字音视频电路、通信整机、数码相机等消费类电子领域的大规模IC和VLSI (超大规模IC)应用电路中，要求半导体芯片的外形做得更小更薄。现有技术中，参考图1，其显示了现有技术的半导体芯片封装结构的示意图。如图1所示，所述半导体芯片封装结构采用超薄无引脚小封装(Super ThinSmall Leadless Package, STSLP)以及引脚上芯片工艺(Chip On Lead, COL)技术，具体包括芯片11、粘合材料层12、引线13、导线框架14、焊盘和封装体16，焊盘至少包括管脚焊点17。其中，芯片11 是由晶圆经过减薄和切割而成的，芯片11通过粘合材料层12固定于导线框架14的上方； 管脚焊点17位于导线框架14的下方，一般，管脚焊点17可以与导线框架14 一体成型或与导线框架14通过焊料焊连；引线13连接芯片11和导线框架14，一般，引线13可以是金线； 封装体16，一般由环氧树脂制成，用于将芯片11、粘合材料层12、引线13、导线框架14和管脚焊点17封装在一起，且管脚焊点17的接线部位暴露在封装体16外。请再参阅图2，图2为图1的内部俯视结构示意图。由图可见，芯片11的引脚110 通过引线13与导线框架14连接。各导线框架14用以共同承载所述芯片11。可见，现有技术的半导体芯片封装结构，受限于各导线框架14皆用以承载所述芯片11。因此，其对应的芯片11相对来说尺寸较大。同时，由于相邻的导线框架14间有间隙，因此芯片11在被支撑的时候，对应该间隙的部分会产生悬空部15。由于各导线框架14皆用以承载所述芯片11，因此所产生的悬空部15较多，芯片11在封装过程中所受支撑不好。有鉴于此，实有必要提供一种半导体芯片的封装结构，以解决上述问题。
实用新型内容本实用新型的目的在于提供一种半导体芯片的封装结构，解决封装体大小确定时芯片不能更小、芯片在封装过程中所受支撑不好的问题。为解决上述问题，本实用新型提供一种半导体芯片的封装结构，包括芯片、粘合材料层、引线、导线框架和封装体；所述引线连接所述芯片和所述导线框架；所述封装体将所述芯片、粘合材料层、引线、导线框架封合在一起；其中，所述芯片通过所述粘合材料层固定于部分所述导线框架的上方。可选的，所述半导体芯片封装结构中，所述芯片固定于两个或两个以上的导线框架上方。可选的，所述半导体芯片封装结构中，用于固定所述芯片的若干个导线框架中，包括延伸向所述封装体中心且超过所述芯片中心的导线框架。可选的，所述半导体芯片封装结构中，所述芯片通过非导电环氧树脂或非导电芯片粘接薄膜固定于所述导线框架的上方。可选的，所述半导体芯片封装结构中，所述芯片固定于一个导线框架上方。可选的，所述半导体芯片封装结构中，用于固定所述芯片的导线框架延伸向且超过所述封装体中心。可选的，所述半导体芯片封装结构中，所述用于固定所述芯片的导线框架包括延伸部，所述延伸部延伸向且不接触未固定所述芯片的导线框架。可选的，所述半导体芯片封装结构中，所述芯片通过导电环氧树脂(Conductive Epoxy)固定于所述导线框架的上方。可选的，所述半导体芯片封装结构中，所述导线框架远离所述芯片的面上设有焊盘，所述焊盘包括管脚焊点。可选的，所述半导体芯片封装结构中，所述管脚焊点的表面具有助焊镀层。可选的，所述半导体芯片封装结构中，所述助焊镀层为锡镀层。可选的，所述半导体芯片封装结构中，所述锡镀层的厚度为0. 01毫米至0. 1毫米。可选的，所述半导体芯片封装结构中，所述管脚焊点至少为九个，所述管脚焊点构成的布局形式包括三横三纵、三横四纵、四横三纵或四横四纵。与现有技术相比，本实用新型的用于倒装芯片的封装结构具有以下优点1.由于所述芯片通过所述粘合材料层固定于所述导线框架的上方；所述封装体将所述芯片、粘合材料层、引线、导线框架封合在一起；而本实用新型的用于倒装芯片的封装结构中，所述芯片固定于部分导线框架上方而非全部导线框架上方。因此，在封装体的尺寸确定的情况下，采用的芯片的尺寸可以为较小。2.由于相邻的导线框架间有间隙，因此芯片在被支撑的时候，对应该间隙的部分会产生悬空部。由于是部分导线框架而非全部导线框架承载所述芯片，因此所产生的悬空部较少，芯片所受支撑较好。3.在本实用新型的一个实施例中，所述芯片固定于一个导线框架上方，其对应采用的粘合材料层的材料为导电环氧树脂，而非芯片固定于多个导线框架上方时所采用的非导电环氧树脂或非导电芯片粘接薄膜。采用导电环氧树脂使得芯片粘合力和散热性能更强，成本更低。4.在本实用新型的一个实施例中，所述芯片固定于一个导线框架上方，所述用于固定所述芯片的导线框架包括延伸部，所述延伸部延伸向且不接触未固定所述芯片的导线框架。从而充分利用空间，使得芯片在封装过程中得到更好的支撑，封装合格率更高。5.由于管脚焊点的表面具有助焊镀层，在焊接作业中利用所述助焊镀层可以增加管脚焊点与焊料之间的接合牢度，提高了焊接质量和良率。
图1为现有技术的半导体芯片封装结构的示意图；图2为图1的内部俯视结构示意图；图3为本实用新型半导体芯片封装结构第一实施例的内部俯视结构示意图；[0031]图4为本实用新型半导体芯片封装结构沿图3中A-A方向的剖视结构示意图；图5为本实用新型半导体芯片封装结构第二实施例的内部俯视结构示意图；图6为本实用新型半导体芯片封装结构沿图5中B-B方向的剖视结构示意图。
具体实施方式
正如背景技术所述，采用现有技术的半导体的封装结构，会产生封装体大小确定时芯片尺寸较大、芯片所受支撑力不好、粘合材料层粘合能力不强、粘合材料层成本较高的问题。本实用新型提供一种半导体芯片的封装结构，包括芯片、粘合材料层、引线、导线框架和封装体；所述引线连接所述芯片和所述导线框架；所述封装体将所述芯片、粘合材料层、引线、导线框架封合在一起；其中，所述芯片通过所述粘合材料层固定于部分所述导线框架的上方。为使本实用新型的上述目的、特征和优点能够更加明显易懂，
以下结合附图对本实用新型的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是本实用新型还可以采用其他不同于在此描述的其它方式来实施，因此本实用新型不受下面公开的具体实施例的限制。
以下结合附图对本实用新型的具体实施方式
做详细的说明。第一实施例请共同参阅图3、图4，图3为本实用新型半导体芯片封装结构第一实施例的内部俯视结构示意图、图4为本实用新型半导体芯片封装结构沿图3中A-A方向的剖视结构示意图。于该第一实施例，所述半导体芯片的封装结构，包括芯片21、粘合材料层22、引线 23、八个导线框架M和封装体沈；所述引线23连接所述芯片21和所述导线框架24(具体为所述芯片21包括对应的八个引脚210，而所述引线23连接所述引脚210和所述导线框架24)；所述封装体沈将所述芯片21、粘合材料层22、引线23、导线框架M封合在一起；其中，所述芯片21通过所述粘合材料层22固定于其中五个所述导线框架M的上方。可见，由于所述芯片21通过所述粘合材料层22固定于五个所述导线框架M的上方，而非如现有技术将所述芯片21固定于全部(八个)导线框架M的上方。因此，与现有技术相比，所述芯片21的尺寸相应地可以为较小。从而，本实用新型的半导体芯片的封装结构，在封装体沈的尺寸确定的情况下，采用的芯片21的尺寸可以为较小。另外，相邻的导线框架M间有间隙，因此芯片21在被支撑的时候，对应该间隙的部分会产生悬空部25。由于是部分导线框架24，而非现有技术的全部导线框架M承载所述芯片21，因此所产生的悬空部25较少，芯片21在封装过程中所受支撑较好。当然，所述导线框架M的个数不以八个为限，而所述用于固定所述芯片21的导线框架M亦不以五个为限，只要满足用于固定所述芯片21的导线框架M为所有导线框架M 中的部分即可。此处，所述用于固定所述芯片21的五个导线框架M中，包括延伸向所述封装体沈中心且超过所述芯片21中心的导线框架Ml。由于存在这样的导线框架对1，从而使得所述芯片21可以更好地被支撑。此处，所述导线框架M远离所述芯片21的面上设有焊盘，所述焊盘包括九个管脚焊点27。所述管脚焊点27构成的布局形式为三横三纵。当所述管脚焊点27的个数改变时， 所述管脚焊点27构成的布局形式还可以包括三横四纵、四横三纵或四横四纵或者其他。当然，所述管脚焊点27的表面可以具有助焊镀层，所述助焊镀层为锡镀层，所述锡镀层的厚度为0. 01毫米至0. 1毫米。由于管脚焊点27的表面具有助焊镀层，在焊接作业中利用所述助焊镀层可以增加管脚焊点27与焊料之间的接合牢度，提高了焊接质量和良率。此处，所述粘合材料层22的材料可以为非导电环氧树脂或非导电芯片粘接薄膜， 当然也不以此为限。第二实施例请共同参阅图5、图6，图5为本实用新型半导体芯片封装结构第二实施例的内部俯视结构示意图、图6为本实用新型半导体芯片封装结构沿图5中B-B方向的剖视结构示意图。于该第二实施例，所述半导体芯片的封装结构，包括芯片31、粘合材料层32、引线 33、七个导线框架34、一个导线框架341和封装体36 ；所述引线33连接所述芯片31和所述导线框架34、导线框架341 (具体为所述芯片31包括对应的八个引脚310，而所述引线33 连接所述引脚310和所述导线框架34及导线框架341)；所述封装体36将所述芯片31、粘合材料层32、引线33、导线框架34、导线框架341封合在一起；其中，所述芯片31通过所述粘合材料层32固定于所述导线框架341的上方。当然，所述导线框架34的个数不以八个为限。可见，由于所述芯片31通过所述粘合材料层32固定于所述导线框架341的上方， 而非如现有技术将所述芯片31固定于全部(八个)导线框架34的上方。因此，与现有技术相比，所述芯片31的尺寸相应地可以极大地缩小。从而，本实用新型的半导体芯片的封装结构，在封装体36的尺寸确定的情况下，采用的芯片31的尺寸可以极大地缩小。另外，现有技术在芯片31在被支撑的时候，由于导线框架34及导线框架341间存在较大间隙，芯片31对应该间隙的部分会产生较大悬空部，存在芯片31所受支撑不好的问题。此处由于只是采用一个导线框架341承载所述芯片31，不存在上述悬空部，芯片31在封装过程中所受支撑更好。此处，所述导线框架341延伸向且超过所述封装体36的中心。由于存在这样的导线框架341，从而使得封装体36内的空间被更好地利用。请再参阅图1，如背景技术中所描述的现有技术的半导体芯片封装结构，由多个导线框架14支撑芯片11的结构来说，受限于所述结构，粘合材料层12—般采用非导电环氧树脂或非导电芯片粘接薄膜，粘合力不够强，且成本较高。此处，发明人经过反复试验得知，当所述芯片31通过所述粘合材料层32固定于一个所述导线框架341的上方时，所述粘合材料层32的材料可以为导电环氧树脂，采用导电环氧树脂使得芯片粘合度和散热性能更强，成本更低，封装合格率更高。当然，所述粘合材料层32的材料仍然可以为非导电环氧树脂或非导电芯片粘接薄膜，或者为其他材料。此处，所述用于固定所述芯片的导线框架341包括延伸部342，所述延伸部342延伸向且不接触未固定所述芯片的导线框架34。从而充分利用空间，使得芯片31得到更好的支撑。此处，所述导线框架远离所述芯片31的面上设有焊盘，所述焊盘上设有九个管脚焊点37。所述管脚焊点37构成的布局形式为三横三纵。当所述管脚焊点37的个数改变时， 所述管脚焊点37构成的布局形式还可以包括三横四纵、四横三纵或四横四纵或者其他。当然，所述管脚焊点37的表面可以具有助焊镀层，所述助焊镀层为锡镀层，所述锡镀层的厚度为0. 01毫米至0. 1毫米。由于管脚焊点37的表面具有助焊镀层，在焊接作业中利用所述助焊镀层可以增加管脚焊点37与焊料之间的接合牢度，提高了焊接质量和良率。本实用新型虽然已以较佳实施例公开如上，但其并不是用来限定本实用新型，任何本领域技术人员在不脱离本实用新型的精神和范围内，都可以利用上述揭示的技术内容对本实用新型的技术方案做出可能的变动和修改，因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任简单修改、等同变化及修饰，均属于本实用新型技术方案的保护范围。
权利要求1.一种半导体芯片的封装结构，包括芯片、粘合材料层、引线、导线框架和封装体；所述芯片通过所述粘合材料层固定于所述导线框架的上方；所述引线连接所述芯片和所述导线框架；所述封装体将所述芯片、粘合材料层、引线、导线框架封合在一起；其特征在于，所述芯片固定于部分导线框架上方。
2.如权利要求1所述的半导体芯片的封装结构，其特征在于，所述芯片固定于两个或两个以上的导线框架上方。
3.如权利要求2所述的半导体芯片的封装结构，其特征在于，用于固定所述芯片的若干个导线框架中，包括延伸向所述封装体中心且超过所述芯片中心的导线框架。
4.如权利要求2或3所述的半导体芯片的封装结构，其特征在于，所述芯片通过非导电环氧树脂或非导电芯片粘接薄膜固定于所述导线框架的上方。
5.如权利要求1所述的半导体芯片的封装结构，其特征在于，所述芯片固定于一个导线框架上方。
6.如权利要求5所述的半导体芯片的封装结构，其特征在于，用于固定所述芯片的导线框架延伸向且超过所述封装体中心。
7.如权利要求6所述的半导体芯片的封装结构，其特征在于，所述用于固定所述芯片的导线框架包括延伸部，所述延伸部延伸向且不接触未固定所述芯片的导线框架。
8.如权利要求5-7中任一项所述的半导体芯片的封装结构，其特征在于，所述芯片通过导电环氧树脂固定于所述导线框架的上方。
9.如权利要求1所述的半导体芯片的封装结构，其特征在于，所述导线框架远离所述芯片的面上设有焊盘，所述焊盘包括管脚焊点。
10.如权利要求9所述的半导体芯片的封装结构，其特征在于，所述管脚焊点的表面具有助焊镀层。
11.如权利要求10所述的半导体芯片的封装结构，其特征在于，所述助焊镀层为锡镀层。
12.如权利要求11所述的半导体芯片的封装结构，其特征在于，所述锡镀层的厚度为 0. 01毫米至0. 1毫米。
13.如权利要求9所述的半导体芯片的封装结构，其特征在于，所述管脚焊点至少为九个，所述管脚焊点构成的布局形式包括三横三纵、三横四纵、四横三纵或四横四纵。
专利摘要本实用新型揭示一种半导体芯片的封装结构，包括芯片、粘合材料层、引线、导线框架和封装体；所述引线连接所述芯片和所述导线框架；所述封装体将所述芯片、粘合材料层、引线、导线框架封合在一起；其中，所述芯片通过所述粘合材料层固定于部分所述导线框架的上方。从而，在封装体的尺寸确定的情况下，采用的芯片的尺寸可以为较小；由于是部分导线框架而非全部导线框架承载所述芯片，因此所产生的悬空部较少，芯片在封装过程中所受支撑较好，封装合格率更高。特别是所述芯片固定于一个导线框架上方，其对应采用的粘合材料层的材料为导电环氧树脂，使得芯片粘合力和散热性能更强，成本更低。
文档编号H01L23/373GK201966197SQ201120039120
公开日2011年9月7日 申请日期2011年2月15日 优先权日2011年2月15日
发明者管来东, 袁鹏, 顾彬 申请人:上海艾为电子技术有限公司