专利名称：一种电子认证主控芯片的制作方法
技术领域：
本实用新型涉及电子技术应用领域，具体涉及一种电子认证主控芯片。
背景技术：
随着互联网和电子商务的发展，电子认证产品作为网络用户身份识别和数据保护的“电子钥匙”，正在被越来越多的用户所认识和使用，而电子认证产品的安全性核心功能都是依靠其内部的主控芯片实现的，电子认证产品如USB Key的生产厂家将USB Key与
技术相结合，使USB Key的应用领域扩大到可以使用数字证书的所有领域。现有的电子认证主控芯片采用的是LQP封装，主控芯片的IP核与Flash需要使用 2. 5V供电，USB模块需要3. 3V供电，而输入主控芯片的供电电压(VCC) —般为3. 3V或者 5V,因此主控芯片需要加入VR25模块和VR33模块，把输入的供电电压转换为2. 5V和3. 3V 供各个模块工作；又由于主控芯片的正常工作需要大量的硬件算法引擎参与运算以达到较快的运算速度，当算法引擎全速运行时，功耗急速上升，往往会导致主控芯片的电压下降到正常工作电压以下，产生电压纹波，这样很容易导致硬件算法引擎模块运算错误。做为电子认证产品对主控芯片的安全级别和稳定性要求非常高，而目前采用LQP 形式封装的主控芯片存在如下缺陷DLQP芯片封装工艺在国内尚未非常成熟，同质化程度不高；2)LQP形式封装的主控芯片内部各模块工作的稳定性保障不强；3)LQP形式封装的主控芯片除了 USB接口外，没有其他可扩展的接口。
实用新型内容本实用新型所要解决的技术问题是提供一种电子认证主控芯片，以增加主控芯片的扩展功能并提高主控芯片的稳定性。本实用新型针对以上所述缺点，提出了一种电子认证主控芯片，包括芯片封装体， 所述芯片封装体内设有VR25模块和VR33模块，其特征在于，所述主控芯片采用窄间距小外形塑封SSOP封装；所述主控芯片还包括VR25管脚、VR33管脚和SPI接口模块，所述VR25 管脚和VR33管脚的一端分别与主控芯片内部的VR25模块和VR33模块相连接，VR25管脚和VR33管脚的另一端分别各外接一抑制电路，用于抑制主控芯片产生的纹波；所述主控芯片的SPI接口模块包括SPI片选管脚、SPI同步时钟管脚、SPI数据传输管脚RX、SPI数据传输管脚TX，用于主控芯片的外接功能扩展。进一步，所述主控芯片采用SSOP^形式封装，所述主控芯片的管脚均勻分布于芯片封装体的两侧。进一步，所述主控芯片具有2个GND管脚。进一步，所述抑制电路为电阻和电容串联并与地GND相连接的电路。在上述技术方案中，由于本实用新型采用了 SS0P(Shrink Small Outline Package)形式封装，该项封装技术在国内已经很成熟，能够满足大批量生产时各生产厂商对产品质量的同质化需求；同时基于本实用新型主控芯片的VR25管脚与VR33管脚与芯片内部的VR25模块与VR33模块相连接，并外接了抑制电路，可以抑制芯片工作时产生的电压纹波，提高了芯片工作的稳定性；而且本新型的主控芯片相对现有技术还增加了 SPI接口模块，扩展了主控芯片的功能。
图1为本实用新型实施例中电子认证主控芯片的管脚图；图2为本实用新型实施例中VR25管脚和VR33管脚的连接示意具体实施方式
以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。本实用新型公开了一种电子认证主控芯片，所述主控芯片采用窄间距小外形塑封 SSOP封装，所述芯片封装体内设有VR25模块和VR33模块，所述主控芯片还包括VR25管脚、 VR33管脚和SPI接口模块，所述VR25管脚和VR33管脚的一端分别与主控芯片内部的VR25 模块和VR33模块相连接，所述VR25管脚和VR33管脚的另一端分别各外接一抑制电路，用于抑制主控芯片产生的纹波；所述主控芯片的SPI接口模块包括SPI片选管脚、SPI同步时钟管脚、SPI数据传输管脚RX、SPI数据传输管脚TX，用于主控芯片的外接功能扩展。所述窄间距小外形塑封SSOP封装是一种封装体尺寸小、体积小、以塑料作为密封材料且布线宽度窄的芯片封装技术。本实用新型采用SSOP封装技术封装的主控芯片具有同质化程度高、工作稳定性强等特点。图1为本实用新型实施例中电子认证主控芯片的管脚图，如图1所示本实施例中，所述主控芯片采用SSOP^技术封装，共有观个管脚，观个管脚均勻分布于主控芯片的两侧，所述主控芯片各管脚的定义及描述如下表所示
权利要求1.一种电子认证主控芯片，包括芯片封装体，所述芯片封装体内设有VR25模块和VR33 模块，其特征在于，所述主控芯片采用窄间距小外形塑封SSOP封装；所述主控芯片还包括 VR25管脚、VR33管脚和SPI接口模块，所述VR25管脚和VR33管脚的一端分别与主控芯片内部的VR25模块和VR33模块相连接，所述VR25管脚和VR33管脚的另一端分别各外接一抑制电路，用于抑制主控芯片产生的纹波；所述主控芯片的SPI接口模块包括SPI片选管脚、 SPI同步时钟管脚、SPI数据传输管脚RX、SPI数据传输管脚TX，用于主控芯片的外接功能扩展。
2.根据权利要求1所述的主控芯片，其特征在于，所述主控芯片采用SSOP^形式封装， 所述主控芯片的管脚均勻分布于芯片封装体的两侧。
3.根据权利要求1或2所述的主控芯片，其特征在于，所述主控芯片具有2个GND管脚。
4.根据权利要求3所述的主控芯片，其特征在于，所述抑制电路为电阻和电容串联并与地GND相连接的电路。
专利摘要本实用新型涉及一种电子认证主控芯片，所述主控芯片采用窄间距小外形塑封SSOP(ShrinkSmallOutlinePackage)封装，所述芯片封装体内设有VR25模块和VR33模块，所述主控芯片还包括VR25管脚、VR33管脚和SPI接口模块，所述VR25管脚和VR33管脚的一端分别与主控芯片内部的VR25模块和VR33模块相连接，所述VR25管脚和VR33管脚的另一端分别各外接一抑制电路，用于抑制主控芯片产生的纹波；所述主控芯片的SPI接口模块包括SPI片选管脚、SPI同步时钟管脚、SPI数据传输管脚RX、SPI数据传输管脚TX，用于主控芯片的外接功能扩展。本实用新型的电子认证主控芯片具有一定的扩展功能，提高了芯片工作的稳定性。
文档编号H01L23/31GK202049512SQ20112014619
公开日2011年11月23日 申请日期2011年5月10日 优先权日2011年5月10日
发明者陈禹蒴 申请人:国民技术股份有限公司