专利名称：Esd保护结构的制作方法
技术领域：
本发明涉及一种ESD保护结构，特别涉及一种CDM(Charged Device Model)模式的ESD保护结构。
背景技术：
近些年随着集成电路工艺的快速发展，MOS管的线宽越来越窄，结深越来越浅，栅氧层的厚度也越来越薄，这些都加速了电路设计对静电防护(ESD)的需求。当线宽为Ium 时，ESD 对电路的影响很小；当进入 0. 35um、0. 18um 时代，ESD (Electrostatic discharge, 静电释放)成为了刻不容缓的问题。通用的ESD 分为 HBM (Human body model)模式，MM (machine model)模式和 CDM(Charged device model)模式。HBM模式和MM模式是外部对芯片进行放电，而CDM模式是芯片内部的电荷通过引脚迅速对外放电。与HBM和MM模式相比较，CDM模式的放电电流更大，放电时间更短，更容易损伤芯片，造成芯片功能的失效。所以针对CDM模式，需要更可靠更全面的静电保护。传统的针对CDM模式的ESD保护结构，通常采用一个二极管或二极管连接的MOS 管，跨接在MOS管的输入端和衬底之间，形成一反向二极管，且该二极管或二极管连接的 MOS管需要在单独设置在衬底上，故额外的DRC规则是需要的。
图1为在一具体的反相器中增加ESD保护结构后的电路示意图，其中晶体管Ml和M2构成反相器，Vdd为外加电源， gnd为接地端，Dl为位于反相器输入端和地端的反向二极管。当发生CDM放电时，此反向二极管Dl会正向导通，从而将MOS栅极和衬底之间的电压差钳住，而不会击穿MOS管的栅氧层，从而保护了电路。
发明内容本发明要解决的技术问题是提供一种ESD保护结构，该保护结构更简单，但防护效果更加全面。为解决上述技术问题，本发明的ESD保护结构，包括至少一个制备在P型衬底上的 MOS管，在所述P型衬底上设有独立与所述MOS管的N型扩散区，所述MOS管的栅极与所述 N型扩散区相连接作为输入端，所述P型衬底接地，使所述N型扩散区和所述P型衬底形成反向二极管。所述MOS管为N型MOS管和/或P型MOS管。所述MOS管的栅极通过接触孔和金属连线与所述N型扩散区相连接。所述P型衬底上包括一组栅极相连的MOS管，所述MOS管的栅极与所述N型扩散区相连接。在本发明的ESD保护结构中，不需要额外添加MOS器件，只需要设置一独立与器件的N型扩散区，并在版图中打接触孔使得器件的栅极通过接触孔连接到N型扩散区(即N+ 区域)，和P型衬底形成一反向二极管，从而能有效的防护ESD事件。对电路来说，无需增加任何器件，对版图来说，也没有增加器件。以下结合附图与具体实施方式
对本发明作进一步详细的说明图1为应用于CMOS反相器上的ESD保护结构的电路示意图；图2为一本发明的具体实施例中ESD保护结构的截面示意图；图3为图2所示的ESD保护结构的具体版图设计。
具体实施方式
本发明的ESD保护结构，基于在电路中无需添加器件的目的，在P型衬底上设置独立于器件的N型扩散区，而后将每个MOS管的栅极和N型扩散区进行连接作为输入端，同时 P型衬底也接地。栅极的连接可通过在栅极连接的金属层下(例如Ml)打接触孔连接到N 型扩散区来实现，最终使得在栅极和衬底之间形成一反向二极管。图2和图3为本发明的ESD保护结构在CMOS反相器中的一个具体实例，其实现了简单且易于实现的ESD保护结构，其中独立于MOS管的N型扩散区具体设为N+区域，与MOS 管中的N+区域的相同，并共用一个形成工艺。图2来看，将CMOS反相器的栅极通过接触孔连接到N+区域即可。从图3的版图设计来看，只需要将栅极或者和栅极相连的金属通过接触孔连接到N+区域，即栅极的金属ml通过接触孔和N+区域进行连接。在实际电路中，等效于在CMOS器件中增加一个反向连接的二极管，跨接在栅极和衬底之间，和传统的CDM模式的保护结构一致。在实际电路设计中，按现有的工艺，如果每组栅极都附加一个二极管连接的MOS 管，不仅浪费面积而且工程量巨大。如果在芯片中，电路上只有一两个反向二极管来防护 CDM放电，固然也可以保护MOS管，但是如果放电所在区域的MOS管的栅极没有设置反向二极管，仍然会由于CDM放电过快的特点而击穿所在区域MOS管的栅氧层。而采用本发明的 ESD保护结构，完全可以将每组栅极的金属线通过接触孔连接到N+区域，易于实现且不占用芯片面积。且采用本发明的ESD保护电路，可以很方便的实现每组栅极都有反向的二极管通向衬底，更好的应对CDM放电。上述的每组栅极，是指栅极连接在一起的MOS管，这样的一组栅极只需要一个反向二极管保护即可，当然也可以设置为每个MOS管的栅极都有反向二极管来保护。当芯片发生CDM放电时，此时电流可以通过输入/输出端(input and output block)的ESD来泄放，但是可能距离1/0较远，会由于来不及放电而使得MOS管栅极和衬底形成大的电压差，这样就会击穿MOS管的栅氧层。如果在栅极附近加一反向二极管，当发生 CDM放电时，二极管就会导通，从而就钳住了栅极和衬底的电压差，而不会击穿栅氧。在本发明的ESD保护结构，就实现了栅极附近连接反向二极管的结构，而且可以将每组栅极通过接触孔连接到n+，这样在实际芯片中就形成了很多组反向二极管，一旦发生CDM放电，所有反向二极管就会导通，从而将相应MOS管的栅极和衬底的电压差钳住，保护了相对应MOS管的栅氧，由于二极管数量较多，不会由于来不及放电而击穿栅氧，所以能有效的提升ESD性能。同时在芯片的制造过程中，和栅极相连的金属层容易积累电荷，当积累电荷较多时，可以通过本发明的结构顺利释放电荷，不会对栅氧造成损伤。而传统的保护结构，无法保护每组栅氧，也增加了芯片制造的风险。因此，本发明的ESD保护结构，能更有效、更方便的保护芯片。同时在芯片制造过程中，如果和栅极相连的金属中积累了过多的电荷，也可以通过本发明的结构迅速放电，对芯片的制造过程也起到了保护作用。上述对实施例的说明并不限制本发明的范围。本领域内的熟练技术人员通过参考本发明的说明，在不背离本发明的精神和范围的情况下，进行各种修改或者可以对实施例进行组合也为本发明的保护范围内。
权利要求1.一种ESD保护结构，包括至少一个制备在P型衬底上的MOS管，其特征在于在所述 P型衬底上设有独立于所述MOS管的N型扩散区，所述MOS管的栅极与所述N型扩散区相连接作为输入端，所述P型衬底接地，使所述N型扩散区和所述P型衬底形成反向二极管。
2.如权利要求1所述的ESD保护结构，其特征在于所述MOS管为N型MOS管和/或P 型MOS管。
3.如权利要求1所述的ESD保护结构，其特征在于所述MOS管的栅极通过接触孔和金属连线与所述N型扩散区相连接。
4.如权利要求1所述的ESD保护结构，其特征在于所述P型衬底上包括一组栅极相连的MOS管，所述MOS管的栅极与所述N型扩散区相连接。
专利摘要本实用新型公开了一种ESD保护结构，包括至少一个制备在P型衬底上的MOS管，在所述P型衬底上设有独立于所述MOS管的N型扩散区，所述MOS管的栅极与所述N型扩散区相连接作为输入端，所述P型衬底接地，使所述N型扩散区和所述P型衬底形成反向二极管。本实用新型的ESD结构实现简单，且能实现更有效的静电防护。
文档编号H01L27/02GK202142533SQ201120149368
公开日2012年2月8日 申请日期2011年5月12日 优先权日2011年5月12日
发明者傅志军, 马和良 申请人:上海华虹集成电路有限责任公司