专利名称：一种基于mos电容的等离子体损伤测试结构的制作方法
技术领域：
—种基于MOS电容的等离子体损伤测试结构
技术领域：
本发明涉及一种新型的基于MOS电容的等离子体损伤测试结构，通过测量MOS电容的漏电流、C-V特性曲线和TDDB (依赖时间的介质击穿)，可以对等离子体刻蚀和去胶工艺产生的等离子体损伤进行检测和评估。
背景技术：
在目前先进的IC制造过程中，等离子工艺被应用于超过20步的关键步骤中，如多晶硅、栅氧化膜、金属线的刻蚀，介质层的淀积，PVD前的预清洗溅射，光刻胶的去胶等。在等离子体工艺中，硅基上的器件通常会直接暴露在等离子环境下。等离子体由放电产出离子和电子。在外加偏压的下，离子向硅片运动，在对衬垫进行溅射的同时促进表面化学反应的发生。但是由于等离子体鞘层、等离子体不均等多种因素的存在，会使得达到表面的电子和离子数目不相等。这样会使得在硅片衬底和表面存在着充电电流，从而会对敏感的栅极氧化层造成损伤。随着IC制造技术节点到达32nm及以下时，在前道工艺中，高能离子注入后的光刻胶表面会在表面形成一层碳化的外壳，而这层外壳特别难于去除。为了达到目的大多采用具有等离子体中的高能离子来轰击光刻胶外壳，这样敏感的栅极氧化层中就会存在充电电流，造成损伤。此外，常规的干法去胶工艺中也存在这去胶过程的充电损伤问题。去胶过程中，随着光刻胶的去除，表面的铝或者多晶硅电极材料变暴露在了等离子体氛围中，收集到了来自等离子体中的带电粒子，但是由于铝或者多晶硅可以看做悬浮电极，会在其表面产生鞘层，从而使得收集到的电子、离子数不同，形成充电电流，对敏感栅极材料造成损伤。
发明内容一种基于MOS电容的等离子体损伤测试结构，包括电极天线、绝缘材料、通孔、多晶硅、栅极和硅衬底。其特征是，插指状和方块形状的天线均通过通孔与MOS电容的多晶硅电极相连，可以用来收集轰击到天线上的电子和离子。所述的基于MOS电容的等离子体损伤测试结构，天线材料采用多晶硅或者铝金属来制作，天线材料为Al或者多晶硅。所述的基于MOS电容的等离子体损伤测试结构，插指结构的天线中，两个插指之间的距离为2-10um。所述的基于MOS电容的等离子体损伤测试结构，测量过程中使用的金属电极直接与天线结构连接在一起，并且金属电极之间距离相等。所述的基于MOS电容的等离子体损伤测试结构，中间氧化层选用二氧化硅制作而成，厚度为3-10nm。所述的基于MOS电容的等离子体损伤测试结构，电容的天线结构表面带有光刻胶或者光滑，能够用来测试去胶损伤和刻蚀损伤。[0011]所述的基于MOS电容的等离子体损伤测试结构，测试电容直接在硅片衬底上制作而成，硅片衬底在测量中起到一个电极的作用。所述的基于MOS电容的等离子体损伤测试结构，在一个单元中含有很多制作的多种天线比的插指和方块的天线结构，最常用的天线比为1，10，100，1000,10000。本实用新型基于MOS电容的传统制造工艺，制作而成，天线结构可以用来收集电子、离子，通过测量电容的电学特性来评估等离子体工艺损伤。具有结构简单、制作容易的优点。本发明的主要用途是用于等离子体工艺损伤的检测和评估。
图I本实用新型的方块状天线结构正面剖视图图2本实用新型的方块状天线结构版图俯视图图3本实用新型的插指状天线结构正面剖视图图4本实用新型的插指状天线结构版图俯视图
具体实施方式请参阅图1，方块状天线结构中的天线101是采用铝或者多晶硅制作而成。衬底 106为硅衬底，其上的敏感栅极105采用SiO2或者其他栅极材料制作而成。栅极材料上覆盖有导电的保护层多晶硅104，多晶硅层同天线的导通通过通孔103来实现。102是绝缘层， 将多晶硅层和天线、衬底和多晶硅层隔离。在检测过程中，由天线接收的电流，通过通孔施加在栅电极多晶娃层上积累，与衬底产生的电场施加在敏感栅极上，若电场过大将会导致敏感栅极的电学特性发生变化，导致栅极的损伤。通过检测栅极的电流电压特性、击穿特性可以确定，工艺损伤情况。图2为方块状天线结构的版图俯视图，201为测量过程中的接触点。图3为插指状天线结构的正面剖视图，图中编号对应结构所用材料与图I中描述的一致；图4为插指状天线结构的版图俯视图，201为测量过程中的接触点。插指状天线结构和方块状天线结构均有 5种不同的天线比，分别为I，10，100，1000，10000。
权利要求1.一种基于MOS电容的等离子体损伤测试结构，包括电极天线、绝缘材料、通孔、多晶硅、栅极和硅衬底，其特征是，插指状和方块形状的天线均通过通孔与MOS电容的多晶硅电极相连，可以用来收集轰击到天线上的电子和离子。
2.如权利要求I所述的基于MOS电容的等离子体损伤测试结构，其特征是，天线材料采用多晶硅或者铝金属来制作。
3.如权利要求I所述的基于MOS电容的等离子体损伤测试结构，其特征是，插指结构的天线中，两个插指之间的距离为2-lOum。
4.如权利要求I所述的基于MOS电容的等离子体损伤测试结构，其特征是，测量过程中使用的金属电极直接与天线结构连接在一起，并且金属电极之间距离相等。
5.如权利要求I所述的基于MOS电容的等离子体损伤测试结构，其特征是，中间氧化层选用二氧化硅制作而成，厚度为3-10nm。
6.如权利要求I所述的基于MOS电容的等离子体损伤测试结构，其特征是，电容的天线结构表面带有光刻胶或者光滑，能够用来测试去胶损伤和刻蚀损伤。
7.如权利要求I所述的基于MOS电容的等离子体损伤测试结构，其特征是，测试电容直接在硅片衬底上制作而成，硅片衬底在测量中起到一个电极的作用。
8.如权利要求I所述的基于MOS电容的等离子体损伤测试结构，其特征是，每一个单元中含有五种不同天线比的插指状和方块形状的天线结构，采用的天线比为1，10，100，1000, 10000。
专利摘要一种基于MOS电容的等离子体损伤测试结构，包括电极天线、绝缘材料、通孔、多晶硅、栅极和硅衬底。其特征是，插指状和方块形状的天线均通过通孔与MOS电容的多晶硅电极相连，可以用来收集轰击到天线上的电子和离子。可以通过测量电容的漏电流、C-V特性曲线和TDDB(依赖时间的介质击穿)，来对等离子体工艺中的刻蚀和去胶工艺进行等离子体损伤的检测和评估。
文档编号H01L29/94GK202352662SQ20112025242
公开日2012年7月25日 申请日期2011年7月18日 优先权日2011年7月18日
发明者王守国 申请人:中国科学院微电子研究所