专利名称：多层并联式芯片电阻结构的制作方法
技术领域：
本实用新型是有关于一种芯片电阻结构的设计，特别是指一种多层并联式芯片电阻结构。
背景技术：
随着近年来电子及计算机产业蓬勃发展，被动元件芯片电阻早已被普遍使用于日常生活的中，包括各式各样的电子 设备、仪器设备、通讯设备等，因此有关于芯片电阻的电阻值操控技术，也变得日趋重要。在已知技术里，若欲调整芯片电阻的电阻值，一般分为三种种方法。其一是通过调整在芯片电阻中电阻层的宽度及厚度来控制芯片电阻的电阻系数，进而达到控制电阻值的目的；其二是以一水平式并排的结构，将多个电阻层并联，使等效电阻值变小来达到控制电阻值的目的；其三是通过将多个芯片电阻作堆栈并联，使等效电阻值变小进而达到控制电阻值的目的。请参阅图I所示，其是显示已知技术的芯片电阻器结构的剖面图。已知技术的芯片电阻器主要包括有一基板1，该基板I可为氧化铝材料所制成，在该基板I的背面印刷形成一对背面导电层21、22，而在该基板I的表面印刷形成一对表面导电层31、32。在该基板I的表面且介于表面导电层31、32之间印刷形成有一电阻层4，该电阻层4的两端电连接于该表面导电层31、32。在完成该电阻层4的烧成之后，即在该电阻层4上再分别印刷形成一绝缘保护层51与一绝缘保护层52，并进行烧成，最后再以激光修整至所设定的电阻值，形成电阻调节修整槽53。完成前述作业之后，再于该芯片电阻器的两侧端再各形成一端极，该端极是可以已知焊着技术而焊着于一电路基板上的预定位置处。
实用新型内容在上述已知技术里关于芯片电阻结构的设计，其芯片电阻两端的阻值取决于该电阻层的阻抗值，亦即其功率值是视该电阻层而定。在现有的技术中，要得到一较低阻抗值、较高功率值的芯片电阻，必需选用不同的电阻层材料或是改变整个电阻层的结构。在实际的芯片电阻产制过程中，除了在材料的选用方面受到较大的限制，而其厚度容许、空间限制、散热问题及阻抗值的精确度皆必须面临相当大的瓶颈。有鉴于此，本实用新型的主要目的即是提供一种芯片电阻结构的设计，通过改良该芯片电阻结构的设计，提供一具有高精密度与分辨率的芯片电阻，可以一多层共烧的制程作出低阻抗值的芯片电阻产品，并可同时提升其功率值。本实用新型为解决已知技术的问题所采用的技术手段，是在一由一第一多孔性导热材料所构成的基材层的一表面上，形成有由一第二多孔性导热材料所构成的一第一电阻层烧结层，且在该基材层及该第一电阻层烧结层的两端皆各形成一端极面；而在该第一电阻层烧结层中，则以垂直方向叠置出多层电阻层，该电阻层彼此间相互平行并间隔一预定间距，每一电阻层的端部更以一水平方向各别延伸至该第一电阻层烧结层的两个端极面；最后于该基材层的两个端极面及该第一电阻层烧结层的两个端极面，再形成一由一导电材料所构成的一对端极，该端极电连接该多个电阻层。其中该第一多孔性导热材料及该第二多孔性导热材料具有相同材质。其中该第一多孔性导热材料及该第二多孔性导热材料具有不同材质或具有相同材质但不同孔隙之一。其中该电阻层还形成有至少一电阻调节修整槽。其中该基材层中，嵌入有一对彼此间相互平行并间隔一预定间距的金属导热层，该金属导热层各别以一水平方向延伸至该基材层其中之一的端极面。其中该基材层的背面上，由该第二多孔性导热材料形成第二电阻层烧结层，且在该第二电阻层烧结层中以垂直方向叠置出，彼此间相互平行并间隔一预定间距的多层电阻层，每一电阻层的端部以一水平方向各别延伸至该对端极。其中该电阻层还形成有至少一电阻调节修整槽。相较于现有的技术，本实用新型由于采用了堆栈式多层电阻层并联的芯片电阻结构，故使得该芯片电阻的等效电阻得以降低，进而导致功率提升，更让该芯片电阻具有高功率的电气特性。在实际应用时，不但节省了空间、在有限面积上做最有效的利用，并且可以达到所需的高功率要求。除此之外，本实用新型更通过在基材层中嵌入金属导热层，并搭配上电阻烧结层与基材层材质的选择，使得芯片电阻的散热效果更胜以往，达到延长使用寿命的目的。
本实用新型所采用的具体方法及结构设计，将由以下的实施例及附图作进一步的说明，其中图I是显示已知技术芯片电阻结构的剖面图；图2是本实用新型多层并联式芯片电阻结构第一实施例的结构剖面图；图3是本实用新型多层并联式芯片电阻结构第一实施例嵌入金属导板的结构剖面图；图4是本实用新型多层并联式芯片电阻结构第二实施例的结构剖面图；图5是本实用新型多层并联式芯片电阻结构第二实施例嵌入金属导板的结构剖面图；图6是本实用新型多层并联式芯片电阻结构第三实施例的结构剖面图；图7是本实用新型多层并联式芯片电阻结构第三实施例嵌入金属导板的结构剖面图。
具体实施方式
请参阅图2及图3所示，是本实用新型所提出的多层并联式芯片电阻结构，其中图2是本实用新型第一实施例的结构剖面图，显示该第一实施例的各主要组成构件的组合相对关系；图3是本实用新型第一实施例嵌入金属导板的结构剖面图，显示该第一实施例在嵌入金属导板后的各主要组成构件的组合相对关系。[0026]本实用新型多层并联式芯片电阻结构的第一实施例是包括一基材层6，是由一第一多孔性导热材料所构成，具有一表面及一背面，在该基材层的两端各形成一端极面；一第一电阻层烧结层7,是由一第二多孔性导热材料所构成,位在该基材层6的表面上,在该第一电阻层烧结层7的两端各形成一端极面；多层电阻层71，每一电阻层71彼此间相互平行并间隔一预定间距h，并以垂直方向叠置在该第一电阻层烧结层7中，每一电阻层71的端部以一水平方向各别延伸至该第一电阻层烧结层7的两个端极面；一对端极91、92，是由一导电材料所构成，分别形成于该基材层6的两个端极面及该第一电阻层烧结层7的两个端极面，并电连接该多个电阻层71。本实用新型多层并联式芯片电阻结构的第一实施例，其中该第一多孔性导热材料及该第二多孔性导热材料是由不同材质或相同材质但不同孔隙之一所构成，且在该电阻层 71更形成有至少一电阻调节修整槽72。此外，为了增强散热的效果，在该基材层6中，更可以嵌入一对金属导热层81、82，该金属导热层81、82各别以一水平方向延伸至该第二电阻层烧结层71a其中之一的端极面，进而将该电阻层71a所产生的热能，经由该金属导热层81、82的热传导，以一散热方向
II、12通过该端极91、92散发至外部，以此结构来达到增强散热效果的目的。另请参阅图4及图5所示，是本实用新型所提出的多层并联式芯片电阻结构，其中图4是本实用新型第二实施例的结构剖面图，显示该第二实施例的各主要组成构件的组合相对关系；图5是本实用新型第二实施例嵌入金属导板的结构剖面图，显示该第二实施例在嵌入金属导板后的各主要组成构件的组合相对关系。本实用新型多层并联式芯片电阻结构的第二实施例是以第一实施例为基础，以同样方式与结构实现，相异的处在于其中该第一多孔性导热材料及该第二多孔性导热材料是以相同材质所构成。另请参阅图6及图7所示，是本实用新型所提出的多层并联式芯片电阻结构，其中图6是本实用新型第三实施例的结构剖面图，显示该第三实施例的各主要组成构件的组合相对关系；图7是本实用新型第三实施例嵌入金属导板的结构剖面图，显示该第三实施例在嵌入金属导板后的各主要组成构件的组合相对关系。本实用新型多层并联式芯片电阻结构的第三实施例是以第一实施例为基础，以同样方式、材料与结构，另在该基材层6往背面的方向再延伸出一第二电阻层烧结层7a,进而产生另一多层电阻层71a的并联结构。其中该电阻层71a更形成有至少一电阻调节修整槽72a。而本实用新型的制程是首先制备出一基板6 (氧化铝)，再于该基板6的表面与背面印刷形成一对电阻层烧结层7、7a，之后在予以烧成，于该基板6的电阻层烧结层7、7a里印刷形成第一层电阻层71、71a，该第一层电阻层71、71a的两端电连接于该端极91、92，而后则陆续进行层层的印刷作业，若有需要更可以在各层电阻层71、71a间嵌入金属导热层81、82，直到达到目标电阻值为止。完成之后随即进行烧成，并以激光修整至所设定的电阻值，形成电阻调节修整槽72、72a。由以上的实施例可知，本实用新型确具极佳的产业利用价值，故本实用新型业已符合于专利的条件。惟以上的叙述仅为本实用新型的较佳实施例说明，凡精于此项技术者当可依据上述的说明而作其它种种的改良，惟这些改变仍属于本实用新型的创作精神及所界定的权利要求范围中。权利要求1.一种多层并联式芯片电阻结构,其特征在于,包括 一基材层，由一第一多孔性导热材料所构成，具有一表面及一背面，在该基材层的两端各形成一端极面； 一第一电阻层烧结层，由一第二多孔性导热材料所构成，位在该基材层的表面上，在该第一电阻层烧结层的两端各形成一端极面； 多层电阻层，每一电阻层彼此间相互平行并间隔一预定间距，并以垂直方向叠置在该第一电阻层烧结层中，每一电阻层的端部以一水平方向各别延伸至该第一电阻层烧结层的两个端极面； 一对端极，由一导电材料所构成，分别形成于该基材层的两个端极面及该第一电阻层烧结层的两个端极面。
2.如权利要求I所述的多层并联式芯片电阻结构，其特征在于，其中该第一多孔性导热材料及该第二多孔性导热材料具有相同材质。
3.如权利要求I所述的多层并联式芯片电阻结构，其特征在于，其中该第一多孔性导热材料及该第二多孔性导热材料具有不同材质或具有相同材质但不同孔隙之一。
4.如权利要求I所述的多层并联式芯片电阻结构，其特征在于，其中该电阻层还形成有至少一电阻调节修整槽。
5.如权利要求I所述的多层并联式芯片电阻结构，其特征在于，其中该基材层中，嵌入有一对彼此间相互平行并间隔一预定间距的金属导热层，该金属导热层各别以一水平方向延伸至该基材层其中之一的端极面。
6.如权利要求I所述的多层并联式芯片电阻结构，其特征在于，其中该基材层的背面上，由该第二多孔性导热材料形成第二电阻层烧结层，且在该第二电阻层烧结层中以垂直方向叠置出，彼此间相互平行并间隔一预定间距的多层电阻层，每一电阻层的端部以一水平方向各别延伸至该对端极。
7.如权利要求6所述的多层并联式芯片电阻结构，其特征在于，其中该电阻层还形成有至少一电阻调节修整槽。
专利摘要一种并联式芯片电阻结构，包括一基材层，是由一第一多孔性导热材料所构成，具有一表面及一背面，在该基材层的两端各形成一端极面；一第一电阻层烧结层，是由一第二多孔性导热材料所构成，位在该基材层的表面上，在该第一电阻层烧结层的两端各形成一端极面；多层电阻层，每一电阻层彼此间相互平行并间隔一预定间距，并以垂直方向叠置在该第一电阻层烧结层中，每一电阻层的端部以一水平方向各别延伸至该第一电阻层烧结层的两个端极面；一对端极，是由一导电材料所构成，分别形成于该基材层的两个端极面及该第一电阻层烧结层的两个端极面，并电连接该多个电阻层。
文档编号H01C7/18GK202363194SQ20112046177
公开日2012年8月1日 申请日期2011年11月18日 优先权日2011年11月18日
发明者周东毅, 巫宏俊, 蔡景仁, 蔡永承 申请人:信昌电子陶瓷股份有限公司