专利名称：芯片的表面布线构造的制作方法
技术领域：
本实用新型涉及ー种芯片的表面布线构造，特别是有关于ー种以介电材料及无电镀金属材料在芯片的表面进行线路重布的芯片的表面布线构造。
背景技术：
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装设计，其中各种不同的系统封装(system in package, SIP)设计概念常用于架构高密度封装产品。一般而言，系统封装可分为多芯片模块(multi chip module, MCM)、封装体上堆叠封装体(package on package, POP)及封装体内堆叠封装体(package in package, PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶体包埋所有芯片，且依芯片排列方式又可细分为堆叠芯片(stackeddie)封装或并列芯片(side-by-side)封装。再者，所述封装体上堆叠封装体(POP)的构造是指先完成一具有基板的第一封装体，接着再于第一封装体的封装胶体上表面堆叠另ー完整的第二封装体，第二封装体透过适当转接组件电性连接至第一封装体的基板上，因而成为ー复合封装构造。相较之下，所述封装体内堆叠封装体(PIP)的构造则是利用另一封装胶体将第二封装体、转接组件及第一封装体的原封装胶体等一起包埋固定在第一封装体的基板上，因而成为ー复合封装构造。此外，现有晶圆制造エ艺也通过缩小芯片表面电路的线路间距来提高単一芯片所能具有的电路数量，以便提高单一封装构造的电路布局密度并减少多芯片封装的需求。但是，当芯片表面电路的线路间距缩小时，必需使用绝缘性更佳的低介电系数(Iow-K)材料作为介电材料层。然而，低介电系数材料却也存在容易因应カ集中而碎裂的问题。为了解决使用低介电系数材料的芯片容易碎裂的问题，请參照图IA所示，其掲示一种现有芯片的表面布线构造的示意图，其包含ー芯片110、ー接垫120、一保护层130、一第一缓冲层140、一重布线层150、一第二缓冲层160及一金属接垫170。请同时參照图IA及IB所示，图IB是图IA沿1B-1B线所作的纵向截面的示意图。所述芯片Iio具有一表面111 (即有源表面)，所述接垫120配置于所述芯片110的所述表面111上的预定位置，所述保护层130设置于所述芯片110的所述表面111上未配置所述接垫120的区域，并且覆盖所述接垫120的一外缘121 ;所述第一缓冲层140覆盖外露的所述保护层130，所述重布线层150分别设置于至少ー个所述接垫120上及所述第一缓冲层140的一部分表面，所述第二缓冲层160完全包覆保护所述缓冲层140井覆盖所述重布线层150的绝大部分区域，仅为各所述重布线层150裸露ー预留区域，以配置所述金属接垫170。虽然，图IA的表面布线构造可以作为半导体封装构造的输入/输出部，通过所述重布线层150可将所述接垫120的位置重新排列到其他位置(即所述金属接垫170)，以减少与所述金属接垫170结合的凸块(bump，未绘示)直接将应カ传导到所述接垫120，因而有效避免所述接垫120下方的芯片表面电路的介电材料层(使用低介电系数材料，未绘示)发生碎裂。然而，图IA的表面布线构造的技术问题在于当所述金属接垫170结合凸块之后，由凸块传来的应カ仍会集中在所述金属接垫170的周缘与所述重布线层150结合的部位，因为该部 位是硬金属结合硬金属，因此应カ不易被有效吸收。结果，在其制造过程中或通电操作时将容易因热胀冷缩造成应カ累积，如此仍会导致所述金属接垫170与重布线层150的结合界面容易脆裂(crack)，进而使得与重布线层的接点断开而造成整个半导体封装构造毁损。故，有必要提供一种芯片的表面布线构造，以解决现有技术所存在的问题。
实用新型内容有鉴于此，本实用新型提供一种芯片的表面布线构造，以解决现有技术所存在的高成本、低良率及金属接垫环侧不良等问题。本实用新型的主要目的在于提供一种芯片的表面布线构造，其采用激光激活材料做为一介电层来包覆保护所述缓冲层及所述重布线层，并通过对所述介电层的激光激活材料照射ー激光后，可使所述介电材料内的有机材料部份进行挥发，并形成数个烧蚀穿透孔，其后即可在所述穿透孔上填入无电镀导线，以形成所述导电孔，相较于现有技术其确实可以有效节省制程成本及提高良率、降低所述重布线层断路的风险，进而提高半导体封装构造的可靠度及品质稳定性。为达成本实用新型的前述目的，本实用新型提供一种芯片的表面布线构造，其中所述芯片的表面布线构造包含—芯片,具有一表面；至少ー个接垫，配置于所述芯片的所述表面上；一保护层，被覆于所述芯片的所述表面上；一缓冲层，覆盖所述保护层；至少一条重布线层，分别披覆于至少一个所述接垫及所述缓冲层的一部分表面；一介电层，覆盖所述重布线层及所述缓冲层的其余表面；以及至少ー个导电孔，各包含一本体，内埋于所述介电层且自所述介电层裸露出一表面；及至少ー电性接点，连接所述重布线层及所述本体。在本实用新型的一实施例中，所述导电孔具有ー个所述电性接点，且所述电性接点电性连接于一条所述重布线层。在本实用新型的一实施例中，所述导电孔具有多个所述电性接点，且所述电性接点同时电性连接一条所述重布线层或分别电性连接多条所述重布线层。在本实用新型的一实施例中，所述介电层为ー激光激活材料。在本实用新型的一实施例中，所述激光激活材料为一有机金属化合物，所述导电孔为ー无电镀金属。在本实用新型的一实施例中，所述有机金属化合物选自有机钯金属化合物、有机铜金属化合物、有机镍金属化合物或有机锡金属化合物。在本实用新型的一实施例中，所述无电镀金属选自无电镀铜、无电镀镍或无电镀锡。在本实用新型的一实施例中，所述保护层为ー绝缘材料，且所述缓冲层为ー聚酰亚胺。在本实用新型的一实施例中，所述芯片的表面具有交替排列的数个介电材料层及数个线路层，所述介电材料层选自一低介电系数材料。再者，本实用新型提供另ー种芯片的表面布线构造，其中所述芯片的表面布线构造包含ー芯片，具有一表面；多个接垫，配置于所述芯片的所述表面上；一绝缘层，直接披覆于所述芯片的所述表面上，并覆盖各所述接垫的一外缘；一缓冲层，覆盖所述绝缘层；多条重布线层，分别披覆于至少一个所述接垫及所述缓冲层的一部分表面；一低介电系数的激光激活层，覆盖所述重布线层及所述缓冲层的其余表面；以及多个无电镀金属的导电孔，各包含—本体，内埋于所述激光激活层且自所述激光激活层裸露出一表面；及至少ー电性接点，直接接触所述重布线层及所述本体。与现有技术相比较，本实用新型的芯片的表面布线构造，不但可降低成本、提高良率，还可以解决环境测试不良的问题。
图IA是ー现有的芯片的表面布线构造的示意图。图IB是图IA沿1B-1B线所作的纵向截面的示意图。图2A是本实用新型第一实施例芯片的表面布线构造的示意图。图2B是图2A沿2B-2B线所作的纵向截面的示意图。图3A及3B是本实用新型第一实施例芯片的表面布线构造的第一制造方法各步骤的示意图。图4A及4B是本实用新型第一实施例芯片的表面布线构造的第二制造方法各步骤的示意图。图5是本实用新型第二实施例芯片的表面布线构造的示意图。图6是本实用新型第三实施例芯片的表面布线构造的示意图。
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是參考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。请參照图2A所示，本实用新型第一实施例的芯片的表面布线构造主要包含一芯片10、至少ー个接垫20、一保护层30、一缓冲层40、至少一条重布线层50、一介电层60、至少ー个导电孔70及至少ー个金属接垫80。[0051]请同时參照图2A及2B所示，图2B是图2A沿2B-2B线所作的纵向截面的示意图。所述芯片10具有一表面11 (即有源表面)，所述接垫20配置于所述芯片10的所述表面11上的预定位置，所述保护层30设置于所述芯片10的所述表面11上未配置所述接垫20的区域，并且覆盖所述接垫20的一外缘21 ;所述缓冲层40覆盖外露的所述保护层30，所述重布线层50分别设置于至少ー个所述接垫20上及所述缓冲层40的一部分表面，所述介电层60完全包覆保护所述重布线层50及所述缓冲层40 ;再者，所述导电孔70各包含一本体71及ー电性接点72。所述本体71内埋于所述介电层60并自所述介电层60裸露出一表面73，且所述电性接点72同时与所述重布线层50及所述本体71连接，使得所述接垫20可通过所述重布线层50电性连接所述导电孔70的所述电性接点72。所述导电孔70在所述本体71位置的横截面的孔径明显大于在所述电性接点72位置的横截面的孔径。此外，所述金属接垫80分别设置于所述导电孔70外露的所述表面73上。其中，所述芯片10的所述表面11具有交替排列的数个介电材料层(未绘示)及数个线路层(未绘示)，所述介电材料层选自一低介电系数材料，因此所述芯片10亦可概称为是ー低介电系数的芯片。再者，所述接垫20、所述重布线层50及所述金属接垫80可分别选自金、铜、锡或镍材料，所述保护 层30—绝缘材料，所述缓冲层可采用ー聚酰亚胺，所述介电层60可选用包含有机材料的一激光激活材料(laser activated material),而所述导电孔70的材料为ー无电镀材料,但并不限于此。本实用新型将于下文利用图2A、2B、3A及3B逐一详细说明第一实施例的上述各组件的细部构造、第一制造方法及其运作原理。请同时參照图2A及3A所示，本实用新型第一实施例的芯片的表面布线构造的第一制造方法首先是先在所述芯片10的所述表面11上依序设置所述接垫20、所述保护层30、所述缓冲层40及所述重布线层50。其中，所述接垫20配置于所述芯片10的所述表面11上的预定位置，所述保护层30设置于所述芯片10的所述表面11上未配置所述接垫20的区域，并且覆盖所述接垫20的一外缘21，所述缓冲层40覆盖外露的所述保护层30，所述重布线层50分别设置于至少ー个所述接垫20上及所述缓冲层40的一部分表面；其后，再利用具有激光激活材料的所述介电层60完全包覆外露的所述重布线层50及所述缓冲层40。请參照图3A及3B所示，本实用新型第一实施例的芯片的表面布线构造的第一制造方法接着是借助激光来激活所述介电层60，使所述介电材料层60内的激光激活材料通过激光的激活而被挥发，进而使所述介电材料层60的表面因烧蚀而形成一穿透孔61，所述穿透孔61直接烧蚀穿透所述介电层60直至所述重布线层50，且所述穿透孔61在开ロ处形成一大孔径，而在所述介电层60及所述重布线层50之间的接ロ处形成至少ー细尖孔。具体而言，所述激光激活材料包含至少ー种有机材料，所述有机材料会经由激光的激活而挥发，且被激光照射的所述介电层60的激光激活材料层表面逐渐被烧蚀并形成所述穿透孔61。特别地，所述穿透孔61可通过调整激光的电压强度及照射时间来控制被烧蚀的深度及孔径大小。此外，所述激光激活材料主要包含有机金属化合物(organometallic compound),特别是有机钯金属化合物、有机铜金属化合物、有机镍金属化合物或有机锡金属化合物。所述有机金属化合物在被激光烧蚀后，其有机部份将挥发，并留下还原的金属粒子于烧蚀后的孔壁上，以利进行无电镀エ艺。[0055]请參照图3B及2B所示，本实用新型第一实施例的芯片的表面布线构造的第一制造方法最后是在各所述穿透孔61上填入无电镀金属，以形成所述导电孔70，并于所述导电孔70外露的所述表面73上分别设置所述金属接垫80，使所述重布线层50可借助所述导电孔70电性连接所述金属接垫80。其中，所述导电孔70在与所述金属接垫80接触的接ロ处形成大孔径的所述本体71、在与所述重布线层50的接ロ处形成细尖的所述电性接点72，且所述导电孔70可选自无电镀金属，特别是无电镀铜、无电镀镍或无电镀錫，但并不限于此。本实用新型将于下文利用图2A、2B、4A及4B逐一详细说明第一实施例的上述各组件的细部构造、第二制造方法及其运作原理。请同时參照图2A及4A所示，本实用新型第一实施例的芯片的表面布线构造的第 ニ制造方法首先是先在所述芯片10的所述表面11上依序设置所述接垫20、所述保护层30、所述缓冲层40及所述重布线层50。其中，所述接垫20配置于所述芯片10的所述表面11上的预定位置，所述保护层30设置于所述芯片10的所述表面11上未配置所述接垫20的区域，并且覆盖所述接垫20的一外缘21，所述缓冲层40覆盖外露的所述保护层30，所述重布线层50分别设置于至少ー个所述接垫20上及所述缓冲层40的一部分表面；其后，再被覆第一层具有激光激活材料的所述介电层60。请參照图4A及4B所示，本实用新型第一实施例的芯片的表面布线构造的第二制造方法接着是先借助激光来激活所述介电层60，使所述介电材料层60内的激光激活材料通过激光的激活而被挥发，进而使所述介电材料层60的表面因烧蚀而形成至少ー第一穿透孔62，且所述第一穿透孔62的孔壁上留下还原的金属粒子于烧蚀后的孔壁上。各所述第一穿透孔62直接烧蚀穿透直至所述重布线层50，且在所述介电层60及所述重布线层50之间的接ロ处形成至少ー细尖孔；其后，在各所述第一穿透孔62内填入无电镀金属，以形成所述导电孔70的所述电性接点72。请參照图4B及2B所示，本实用新型第一实施例的芯片的表面布线构造的第二制造方法最后是在上述介电层60上再被覆另ー层具有激光激活材料的所述介电层60 ;其后，借助激光来激活所述介电层60，使所述介电材料层60内的激光激活材料通过激光的激活而被挥发，进而使所述介电材料层60的表面因烧蚀而形成一第二穿透孔(未绘示)，且所述第二穿透孔的孔壁上留下还原的金属粒子于烧蚀后的孔壁上。各所述第二穿透孔直接烧蚀穿透直至所述电性接点72，且所述第二穿透孔相较于所述第一穿透孔62具有较大孔径；其后，在所述第二穿透孔内填入无电镀金属，以形成所述导电孔70的所述本体71 ;最后，于所述导电孔70外露的所述表面73上设置所述金属接垫80，使所述重布线层50可借助所述导电孔70电性连接所述金属接垫80。请參照图5所示，本实用新型第二实施例的芯片的表面布线构造相似于本实用新型第一实施例的所述表面布线构造，并大致沿用相同于图2的组件名称及图号，但第二实施例不同于第一实施例的差异特征在于所述第二实施例的所述表面布线构造的所述导电孔70包含数个所述电性接点72。数个所述电性接点72同时接触一所述重布线层50，使所述重布线层50可通过数个所述导电孔70、一个所述本体71电性连接所述金属接垫80。所述导电孔70在所述本体71位置的横截面的孔径明显大于在所述电性接点72位置的横截面的孔径。[0061]请參照图6所示，本实用新型第三实施例的芯片的表面布线构造相似于本实用新型第一、第二实施例的所述表面布线构造，并大致沿用相同于图2及图5的组件名称及图号，但第三实施例不同于第一、第二实施例的差异特征在于所述第三实施例的所述表面布线构造包含所述导电孔70具有数个所述电性接点72，以及数个所述重布线层50。数个所述重布线层50分别接触至少ー个所述电性接点72，使数个所述重布线层50可同时通过至少ー个所述导电孔70、一个所述本体71电性连接所述金属接垫80。所述导电孔70在所述本体71位置的横截面的孔径明显大于在所述电性接点72位置的横截面的孔径。如上所述，相较于现有表面布线构造，虽能使重布线层借助凸块接垫及凸块来作为半导体封装构造的输入/输出部，但现有技术的结构具有容易脆化的缺点，且现有技术的制造过程中也容易造成应カ集中的问题，更容易导致半导体封装构造日后产生脆裂，而发生重布线层形成短路等困扰，使得半导体封装构造无法有更长的使用寿命。图2、5及图6的本实用新型的芯片的表面布线构造改采用一介电材料来包覆保护所述缓冲层及所述重布线层，并通过对所述介电材料照射ー激光，使所述介电材料内的有机材料进行挥发，井形成数个烧蚀穿透孔，其后即可在所述穿透孔上填入无电镀导线，以形成所述导电孔，相较于现有技术其确实可以有效节省制程成本及提高良率、降低所述重布线层断路的风险，进而提高半导体封装构造的品质稳定性。本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。
权利要求1.一种芯片的表面布线构造,其特征在于所述表面布线构造包含 ー芯片，具有一表面； 至少ー个接垫，配置于所述芯片的所述表面上； 一保护层，被覆于所述芯片的所述表面上； 一缓冲层，覆盖所述保护层； 至少一条重布线层，分别披覆于至少一个所述接垫及所述缓冲层的一部分表面； 一介电层，覆盖所述重布线层及所述缓冲层的其余表面；以及 至少ー个导电孔，各包含 一本体，内埋于所述介电层且自所述介电层裸露出一表面 '及 至少ー电性接点，连接所述重布线层及所述本体。
2.如权利要求I所述的芯片的表面布线构造，其特征在于所述导电孔具有一个所述电性接点，且所述电性接点电性连接于一条所述重布线层。
3.如权利要求I所述的芯片的表面布线构造，其特征在于所述导电孔具有多个所述电性接点，且所述电性接点同时电性连接一条所述重布线层或分别电性连接多条所述重布线层。
4.如权利要求I所述的芯片的表面布线构造，其特征在于所述介电层为ー激光激活材料。
5.如权利要求4所述的芯片的表面布线构造，其特征在于所述激光激活材料为一有机金属化合物，所述导电孔为ー无电镀金属。
6.如权利要求5所述的芯片的表面布线构造，其特征在于所述有机金属化合物选自有机钯金属化合物、有机铜金属化合物、有机镍金属化合物或有机锡金属化合物。
7.如权利要求5所述的芯片的表面布线构造，其特征在于所述无电镀金属选自无电镀铜、无电镀镍或无电镀锡。
8.如权利要求I所述的芯片的表面布线构造，其特征在于所述保护层为ー绝缘材料，且所述缓冲层为ー聚酰亚胺。
9.如权利要求I所述的芯片的表面布线构造，其特征在于所述芯片的表面具有交替排列的数个介电材料层及数个线路层，所述介电材料层选自一低介电系数材料。
10.一种芯片的表面布线构造,其特征在于所述表面布线构造包含 ー芯片，具有一表面； 多个接垫，配置于所述芯片的所述表面上； 一绝缘层，直接披覆于所述芯片的所述表面上，并覆盖各所述接垫的一外缘； 一缓冲层，覆盖所述绝缘层； 多条重布线层，分别披覆于至少一个所述接垫及所述缓冲层的一部分表面； ー激光激活层，覆盖所述重布线层及所述缓冲层的其余表面；以及 多个无电镀金属的导电孔，各包含 一本体，内埋于所述激光激活层且自所述激光激活层裸露出一表面； 及 至少ー电性接点，直接接触所述重布线层及所述本体。
专利摘要本实用新型公开一种芯片的表面布线构造，其包含一芯片、一接垫、一保护层、一缓冲层、一重布线层、一介电层及至少一导电孔。所述接垫配置于所述芯片的表面上，所述保护层披覆于未配置所述接垫的所述表面，所述缓冲层覆盖所述保护层，所述重布线层分别披覆于至少一个所述接垫及所述缓冲层的部分表面，所述介电层覆盖所述重布线层及所述缓冲层，所述导电孔各包含一本体及至少一电性接点，且所述电性接点连接所述重布线层及所述本体。因此确实可以提高半导体封装构造的可靠度及稳定性。
文档编号H01L23/522GK202423272SQ20112057305
公开日2012年9月5日 申请日期2011年12月30日 优先权日2011年12月30日
发明者叶昶麟, 翁肇甫 申请人:日月光半导体制造股份有限公司