专利名称：具有串联电感器的集成电路的制作方法
技术领域：
本发明一般涉及集成电路，更具体地涉及具有电感器的集成电路。
背景技术：
集成电路通常具有诸如使用电感器的无线通信电路的电路。电感器通常使用布置在集成电路上各层中的导电迹线形成。在集成电路上形成的电感器特征在于电感值和品质因数。电感值取决于诸如导电线路长度和环路中的匝数的参数。品质因数取决于导电线路的电阻和耦合效应。
随着集成电路制造技术的进步，集成电路组件正被缩小为日益小的尺寸。诸如在形成电感器时期望消耗最小面积的集成电路中尤其如此。同时，必须满足如电感和品质因数的最小可接受值的设计约束条件。同时实现这些目标是有挑战性的。例如，呈现大电感值的传统电感器可能消耗集成电路上过量的表面积。
发明内容
集成电路可具有呈现期望的电感值和品质因数同时消耗最小表面积的电感器。电感器可用于实现如压控振荡器电路的振荡器电路、如射频收发器电路的无线电路或其他合适的电路。电感器可以在集成电路的电介质堆叠区域中形成。电介质堆叠可以在衬底如硅上形成。电感器可具有基本八边形形状。电感器可具有上部环路部分，该部分通过金属通路与下部环路部分串接。上部和下部环路部分每个可包括具有一匝或更多匝的金属线路。电感器环路的上部部分的金属线路可以在第一金属布线层中形成。电感器环路的上部部分的线路可以使用连接线路诸如在第二金属布线层中形成的下穿桥进行连接。第二金属布线层可位于第一金属布线层之下。上部部分的金属线路可具有用作电感器的第一端口的第一末端。上部部分的金属线路可具有第二末端，第二末端包括将上部部分连接至在第二金属布线层中形成的中间金属立杆的金属通路。下部部分的金属线路可以在第二金属布线层以下的第三金属布线层中形成。下部部分可包括在第三金属布线层以下的第四金属布线层中形成的下穿桥。下部部分的金属线路可具有用作电感器的第二端口的第一末端。下部部分的金属线路可具有第二末端，第二末端包括将下部部分连接至中间金属立杆的通路。因此，金属立杆可代表上部和下部部分串接的点。居间电介质层(电感器附近无金属的电介质金属布线层)可以在电感器的上部和下部部分之间形成，从而降低两部分之间的电容耦合。环路的上部和下部部分每个可使用多层金属线路形成，该多层金属线路并联短路，以降低金属线路的串联电阻。
上部和下部环路部分可充分对齐，或者可被偏移以降低电容耦合。上部和下部环路部分例如可具有相同的直径，但是可被横向偏移(即在电介质堆叠的平面内关于彼此移动)，从而上部环路部分关于下部环部分部分或完全不交叠。如果需要，下部部分可嵌套在上部部分中(反之亦然)，从而上部部分不与下部部分交叠(即，使得当从集成电路的顶部观察时，上部和下部环路完全不交叠)。诸如具有居间金属布线层、并联短路的金属线路和偏移布置的电感器可呈现提高的电感器品质因数，同时呈现良好的电感值，并且消耗相对少量的表面积。该电感器可具有基本六边形形状。六边形电感器可具有上部和下部部分。上部和下部部分可以在连续金属布线层中形成，并且可通过通路连接，该通路在将两个连续金属布线层分离的通路层中形成。六边形电感器的上部和下部部分可彼此偏移，以降低电容耦合效应。该六边形电感器可在输入-输出(I/o)垫下形成，以降低噪声。根据附图和以下的详细说明本发明的进一步特征、其特性和各种优点将更为明显。
图I是根据本发明实施例的具有电感器的说明性集成电路图。图2A是根据本发明实施例的说明性八边形串接电感器的上部部分的顶视图。图2B是根据本发明实施例的说明性八边形串接电感器的下部部分的顶视图。图3是根据本发明实施例的不具有居间金属布线层的说明性串接电感器的横截面侧视图。图4是根据本发明实施例的具有并联短路的至少一个居间金属布线层和金属线路的说明性串接电感器的横截面侧视图。图5A是根据本发明实施例相应于串接电感器的上部和下部部分的对齐的电感器环路轮廓的顶视图。图5B是根据本发明实施例在电介质堆叠中横向偏移(沿电介质堆叠的平面移动)以形成至少部分非交叠环路并且相应于串接电感器的上部和下部部分的电感器环路的顶视图。图5C是根据本发明实施例嵌套在第二电感器环路部分中以便第一和第二环部分完全不交叠的第一电感器环路部分的顶视图。图6A是根据本发明实施例的说明性六边形串接电感器的上部部分的顶视图。图6B是根据本发明实施例的说明性六边形串接电感器的下部部分的顶视图。图7是根据本发明实施例的图6A和6B的六边形串接电感器的横截面侧视图。
具体实施例方式本发明的实施例涉及具有电感器的集成电路。其中提供有电感器的集成电路可以是任何合适类型的集成电路，包括处理器、存储器芯片、可编程集成电路、专用集成电路、音频和视频电路等。电感器可以在实现振荡器、射频电路、滤波器电路(例如，用于降低数据或电源线上的噪声)等时使用。本文有时将具有无线功能的集成电路作为示例来描述。然而这仅仅是示例性的。
在图I中示出可提供有一个或多于一个电感器的集成电路类型。集成电路10可包括无线电路，诸如射频收发器电路，并且因此有时被称为无线集成电路。如图I中所示，集成电路10可具有无线通信电路，诸如收发器电路12以及其他射频电路。集成电路10可具有模拟电路如模拟电路14、输入-输出(I/O)电路如I/O电路16、数字电路以及其他电路。收发器电路12例如可包括两个压控振荡器(VC0)，如压控振荡器18。该两个电压控制振荡器18可以分别在高频锁相环和低频锁相环中使用(作为例子)。如果需要，可以在集成电路10中形成两个以上压控振荡器18或少于两个压控振荡器。每个压控振荡器18可以包括一电感器,如电感 器20中的一个。电感器20有时可被称为片上电感器，因为电感器20直接形成于集成电路衬底上(即，在形成集成电路10的电路的硅衬底表面上方的电介质堆叠中)。集成电路10可以具有其他射频电路，如包括电感器20的均衡器、滤波器以及匹配电路。也可在滤波器(例如，为了降低输入-输出引脚、电源线、数据线等上的噪声)或其他电路中使用电感器20。如图I中所示，模拟电路14和I/O电路16也可以包括电感器20。电感器20是以磁场形式存储能量的无源电子元件。可以使用布置为环路的导电线路形成电感器20。导电线路可以由在电介质堆叠层中形成的图案化迹线(例如，铜迹线或其他金属迹线)形成。集成电路的电介质堆叠包括其中形成导电结构的氧化硅层或其他电介质层。电介质堆叠通常包括金属互连层(有时也称为金属层或金属布线层)以及通路(via)层。金属布线层可包括金属布线线路(有时也称为互连)。通路层可包括垂直导电结构(例如，导电通路如钨通路或其他金属通路)。如果需要，可以从金属层或通路层的一部分中省略金属(例如，以形成不间断的电介质区域)。可以自金属布线层中的金属线路以及通路层中的通路形成电感器20。可选择用于金属线路、通路以及空白区域(即不间断的电介质层)的构造，以便提高电感器性能。重要的电感器指标包括电感值和电感器品质因数Q。电感器的电感值可能取决于环路中的匝数、导电线路的长度/宽度等。电感器的品质因数Q是存储在电感器中的能量和电感器耗散的能量的比。具有低Q值的电感器效率低，并且会降低电路性能。Q值可能受到用于形成电感器的导电线路的电阻的影响。具有相对较高电阻的导体可产生具有较差Q值的电感器。具有相对较低电阻的导体可产生具有较高Q值的电感器。电感器的品质因数Q还可能取决于电感器的形状。总的来说，具有较圆形形状(例如，圆形环路图案)的电感器相对具有方形形状(例如，矩形环路图案)的电感器可能呈现较高的Q值。这是因为在环路中实现相同的匝数需要较短的金属长度，从而降低了用于形成给定面积的电感器的金属线路的电阻。例如，考虑圆形电感器、八边形电感器、六边形电感器以及正方形电感器每个都具有5nH电感值的情况。圆形电感器、八边形电感器、六边形电感器以及正方形电感器在2. 7GHz的运行频率下可分别具有6. 8,6. 5,6. 0和5. 6的Q值(作为例子)。正方形形状的电感器可能相对更为面积有效。对于在集成电路10上消耗的给定量的表面积(即，对于给定“覆盖区”)正方形电感器可利用约100%面积，而六边形、八边形和圆形电感器可能分别占据65%、82. 8%和78. 5%的面积(作为例子)。为了降低电感器的覆盖区以提高面积效率，可以使用通过金属通路连接的多个金属布线层形成串接/串联的电感器。使用该方法形成的电感器有时被称为串接的螺旋形电感器或多级堆叠电感器。使用一种合适的布置，电感器20可以是八边形串接电感器(例如，具有八个约45°弯曲的电感器)。八边形串接电感器可具有三匝并且可具有如上部部分22A的上部部分以及如下部部分22B的下部部分，如图2A和2B中分别示出的。上部和下部部分可以通过金属通路诸如通路28串接。上部部分22A可具有第一末端诸如末端P0RTA。末端PORTA可用作八边形串接电感器的第一输入-输出端口。上部部分22A可具有使用金属线路如金属线路24形成的三匝。线路24可以形成于第一金属布线层中。诸如下穿线(桥)26的金属线路可用于形成期望的连接，如图2A所示。下穿桥26可以形成于第一金属布线(routing)层下 方的第二金属布线层中。如果需要，可使用上跨桥(例如，形成在第一金属布线层上方的层中的金属线路)，从而形成期望的连接。上部部分22A可具有包括金属通路28的第二末端。通路28可被连接至金属立杆，诸如金属立杆30。立杆30可以形成于第二金属布线层中。立杆30可用作上部部分22A和下部部分22B之间串接的中间点。下部部分22B可具有第一末端，诸如末端P0RTB。末端PORTB可以用作八边形串接电感器的第二输入-输出端口。下部部分22B可以具有使用金属线路如金属线路36形成的三匝。线路36可以形成于第二金属布线层下方的第三金属布线层中。可使用下穿桥38以形成图2B的期望连接。下穿线38可以形成于第三金属布线层下方的第四金属布线层中。如果需要，可使用上跨电桥(例如，在第三金属布线层上方的层中形成的金属线路)，从而形成期望的连接。图3是沿虚线32上的横截切口将图2A和2B的八边形串接电感器切割的横截面侧视图。集成电路10可具有在衬底上形成的电介质堆叠。电介质堆叠可包括通过通路层分离的多个金属布线层。金属布线层可包括在电介质材料诸如二氧化硅或其他绝缘材料中形成的金属布线。通路层可包括在类似的电介质材料中形成的金属通路。金属布线层和通路层有时可被称为互连层。串接电感器的上部部分22A可以使用金属布线层40和42以及通路层48形成。可以在金属布线层40中形成金属线路24。层40可以是电介质堆叠中的最顶层，并且可称为铝垫(AP)层。可以在金属布线层42中形成下穿桥26。假设集成电路10使用11金属布线层工艺形成(除AP层外)，则层42可被称为Mll金属布线层。AP层可包括铜和/或其他材料。Mll桥26可通过在通路层48中形成的通路28而连接至各金属线路24。通路层48是将AP金属布线层40和Mll金属布线层42分离的通路层。图3显示将通路28直接连接至金属立杆(stub)30的上部部分22k的第二端。金属立杆30也可以在Mll金属布线层42中形成。螺旋形电感器的下部部分22B可以使用金属布线层44和46以及通路层52形成。可以在金属布线层44中形成金属线路36。层44可以称为MlO金属布线层,其是Mll金属布线层下方的一个金属布线层。可以在金属布线层46中形成下穿桥38。层46可被称为M9金属布线层,其是MlO金属布线层下方的一个金属布线层。M9桥38可以通过在通路层52中形成的通路28连接至各金属线路36。通路层52是将MlO金属布线层44和M9金属布线层46分离的通路层。图3显示具有将下部部分22B直接连接至金属立杆30的通路28 (例如通路层50中的通路)的下部部分22B的第二末端。上部部分22A和下部部分228可以通过祖1立杆30串接，从而形成八边形串接电感器。结合图3所述类型的电感器20仅为示例性的。串接的电感器20的上部和下部部分通过通路层50分离(S卩，部分22A和22B不由任何居间的金属布线层分离)。使用该方法形成连续部分的电感器可能经受不期望的电容耦合。电容耦合可能降低电感器的自谐振频率，从而在较高的运行频率下降低品质因数Q。如果需要，可使用至少一个居间的金属布线层形成图2A和2B的串接电感器20，如图4所示。图4显示沿虚线34上的横截面切口(例如参见图2A和2B)切割的该电感器的横截面侧视图。如将部分22A和22B分离的电介质堆叠中的区域56所示，图4的电感器20可具有多个居间的金属布线层(即在电感器的覆盖区内无金属的金属布线层，并且其因此用作插入的电介质分离器层)。通过电介质层分离电感器20的上部和下部部分(即空的金属布线层)可降低电感器的堆叠层之间的电容耦合，并且因此可通过提高电感器的自谐振频率提高电感器的Q值。如图4所示，各部分22A和22B中的导电线路24和36每个都可使用两个(或更多个)并联短路的金属布线层形成，从而降低电阻并由此提高Q。图2A的金属线路24可包括彼此并行运行并且被插入的通路66并联短路的金属环形线路68和70。金属线路68和70可以分别在金属布线层40和42中形成，而通路66可以在通路层62中形成。类似地，图2B的金属线路36可包括被通路层64中形成的通路66并联短路的环路形的(即正方形环路形的、六边形环路形的或其他合适的环路形的)金属线路72和74。金属线路72和74可分别在金属布线层58和60中形成。
例如，金属线路68和70可分别在AP金属布线层和Ml2金属布线层中形成(例如，假设集成电路10使用十二层互连技术形成)。下穿桥26可以在Mll金属布线层中形成。在该示例中，可形成分离上部部分22A和下部部分22B的一层居间金属布线层。因此，区域56可包括一个金属布线层(即不包括任何电感器金属线路的MlO居间金属布线层)。金属线路72和74可以分别在M9金属布线层和M8金属布线层中形成。下穿桥38可在M7金属布线层中形成。如果需要，桥38可以在MlO金属布线层中形成，从而用作上跨桥。可以在居间金属布线层(例如，MlO层)中形成至少一个金属立杆结构，从而使上部和下部电感器部分串接。包括的上部部分和下部部分每个都包括并联短路的金属线路的电感器诸如图4的电感器20对于给定的电感值可呈现降低的串联电阻，并且因此以更高的品质因数Q为特征。如图4所示，电感器20可具有最低层(例如，下部部分22B的底层)，其与半导体衬底75的表面相隔距离X。根据需要，也可以在电感器20下方的区域76中形成其他电路或金属布线。区域76可以在电介质堆叠中包括剩余的金属布线层和通路层。总的来说，期望保持电感器20相对远离衬底的表面(即最大化X)，从而防止电磁感生涡流流经衬底。涡流的出现可能降低Q值。这提出了设计挑战。期望以并联方式使线短路从而降低串联电阻，但是这样做增加了电感器中的层数目并不期望地降低了距离X。可提供居间的空白金属布线层来降低电容耦合，但是这样做缩短了从电感器20的下部部分到衬底的表面的距离。总之，最优化品质因数Q的电感器20的设计可能需要考虑具有并联短路金属线路、居间金属布线层、从电感器到衬底的较大距离等之间的权衡。描述的螺旋形串接电感器20因而进一步包括串接的两个部分(即上部和下部部分22A和22B)。这仅仅是示例性的。如果需要，可通过另外的金属立杆串接两个以上的部分(例如，下部环路部分以下的第三环路部分，第三环路部分以下的第四环路部分等)。结合图3和图4描述的电感器类型可具有各自轮廓为78和80的上部和下部环路部分(例如参见图5A和5B)。上部和下部环路部分可以具有相同的直径(即，共同的直径)。通过一种合适的布置，该两部分可以充分对齐，如图5A所示。当通过这种方式横向对齐时，上部和下部环路中的线路完全交叠。然而，这会导致电容耦合效应。通过另一种合适的布置，两部分可彼此横向偏移(例如，以便上部部分的线路与下部部分的线路仅部分交叠)，如图5B中所示。使用这种类型的偏移构造形成的电感器可呈 现出提高电感器Q因数的降低的耦合电容。图5B中所示类型的布置可具有相对适当的横向偏移(即，如图5B所示，以便当从上部观察时上部和下部环路部分交叠)，或可在电介质堆叠平面内具有更充分的横向移动，产生几乎完全不交叠的构造。在具有多线匝的布置中，横向偏移可用于确保上部环路的线匝均不直接与下部环路的线匝交叠，或者横向偏移可用于关于另一部分中的相应线匝而部分移动一个部分中的每个线匝。如果需要，电感器下部部分的线路可完全嵌套在电感器的上部部分的线路中，反之亦然(即，从而各部分环路中的电感器线路之间无交叠)。如图5C所示，上部和下部部分可分别在区域82和84中形成。由于下部环路的直径小于上部环路的直径，所以区域82和84不交叠(即区域82与区域84是非交叠的)。与使用图5B中所示类型的布置实施的电感器相比，使用嵌套和非交叠构造形成的电感器可提供甚至更低的耦合电容，从而提高品质因数Q。在另一种合适的布置中，电感器20可以是六边形串接的电感器(例如，具有两个约90°弯曲和四个约45°弯曲的电感器)。如图6A和6B分别所示，六边形串接的电感器可具有两匝，并且可具有上部部分如上部部分86A以及下部部分如下部部分86B。上部和下部部分可通过金属通路90而串接。上部部分86A可具有第一末端诸如末端P0RTA。末端PORTA可用作六边形串接的电感器的第一输入-输出端口。上部部分86A可具有使用金属线路诸如环路形金属线路88形成的两匝。线路88可在第一金属布线层中形成。上部部分86A可具有包括金属通路90的第二末端。通路90可直接将上部部分86A连接至下部部分86B。下部部分86B可具有连接至通路90的第一末端。下部部分86B可具有使用金属线路诸如环形金属线路92形成的两匝。线路92可以在第一金属布线层以下的第二金属布线层中形成。下部部分86B可具有第二末端，该第二末端包括连接至金属线路98的通路96，该金属线路98在第二金属布线层以下的第三金属布线层中形成。金属线路98可具有末端诸如末端PORTB。末端PORTB可用作六边形串接电感器的第二输入-输出端口。图7是沿虚线94上的横截面切口将图6A和6B的六边形串接电感器切割的横截面侧视图。串接电感器的上部部分86A可以使用Mll金属布线层形成(例如，金属线路88在Mll金属布线层中形成)。Mll金属布线层可以是直接位于AP层100之下的金属布线层。层100可以是电介质堆叠的最顶层。可以使用MlO金属布线层形成六边形电感器的下部部分86B (例如，金属线路92可以在MlO金属布线层中形成)。如图7所示，上部部分86A可通过通路90连接至下部部分86B。通路90可以在将MlO和Mll金属布线层分离的通路层104中形成。如虚线108所示，部分86A和86B的金属线路可彼此偏移。六边形串接电感器可在焊料垫下形成。例如，如图7中的导体103示意性示出的，焊料102可在AP层100之上形成，从而将AP层连接至导线(line lead)、封装垫或其他外部导体。六边形电感器可用于消除与穿过焊料102和导体103提供的电连接的信号关联的不期望的噪声源(如，高频信号扰动)。结合图6A、6B和图7描述的六边形串接电感器构造类型仅仅是示例性的。可使用
任何匝数形成六边形电感器20 (例如，一匝、二匝、三匝、三匝以上等等)。如果需要，六边形电感器可具有使用并联短路的金属线路形成的上部和下部部分、上部和下部部分之间的至少一个居间层、充分偏移的构造(例如，上部部分仅与下部部分部分交叠的构造)、嵌套构造(例如，上部部分不与下部部分交叠的构造)、任何期望形状(例如，八边形、六边形、矩形等等)、任何数目的金属布线层、这些属性的任何组合，等。附加实施例附加实施例I. 一种在电介质堆叠中形成的集成电路电感器，包括第一环路，所述第一环路包括至少一个45°弯曲；以及第二环路，所述第二环路包括至少一个45°弯曲，所述第一和第二环路串联耦合并且在所述电介质堆叠的相应层中形成。附加实施例2.根据附加实施例I所述的集成电路电感器，其中所述第一环路嵌套在所述第二环路内，从而所述第一环路与所述第二环路不交叠。附加实施例3.根据附加实施例I所述的集成电路电感器，其中所述第一环路关于所述第二环路横向偏移，从而所述第一和第二环路至少部分不交叠。附加实施例4.根据附加实施例I所述的集成电路电感器，其中所述第一和第二环路具有八边形形状。附加实施例5.根据附加实施例I所述的集成电路电感器，其中所述第一和第二环路每个具有六条边并且其中所述第一和第二环路每个包括至少一个90°弯曲。附加实施例6.根据附加实施例I所述的集成电路电感器，其中所述第一和第二环路分别在第一和第二金属布线层中形成，所述集成电路电感器还包括所述电介质堆叠中的居间区域，其中所述居间区域包括至少一个电介质金属布线层，所述电介质金属布线层在所述第一和第二金属布线层之间形成。附加实施例7.根据附加实施例I所述的集成电路电感器，其中所述第一和第二环路每个包括至少一对环形导电线路，所述环形导电线路通过通路彼此并联而短路。附加实施例8. —种在电介质堆叠中形成的集成电路电感器，其包括上部环路部分，其包括通过通路彼此并联而短路的至少一对环形导电线路；以及下部环路部分，其包括通过通路彼此并联而短路的至少一对环形导电线路，其中所述上部和下部环路部分串行耦合，并且在所述电介质堆叠的相应层中形成。附加实施例9.根据附加实施例8所述的集成电路电感器，其中所述上部环路部分还包括至少一个另外的环形导电线路，其通过通路并联所述上部环路中的所述环形导电线路对而被短路，并且其中所述下部环路部分还包括至少一个另外的环形导电线路，其通过通路并联所述下部环路中的所述环形导电线路对而被短路。附加实施例10.根据附加实施例8所述的集成电路电感器，其中所述上部环路部分中的所述环形导电线路对具有分别在第一和第二金属布线层中形成的环形线，其中在所述下部环路部分中的所述环形导电线路对具有分别在第三和第四金属布线层中形成的环形线，并且还包括无金属并且插入所述第一和第二金属布线层与所述第三和第四金属布线层之间的至少一个电介质金属布线层。附加实施例11.根据附加实施例8所述的集成电路电感器，还包括另外的环路部分，所述另外的环路部分包括通过通路彼此并联被短路的至少一对环形导电线路，其中所述下部环路部分和所述另外的环路部分串联耦合并且在所述电介质堆叠的分开的层中形成。 附加实施例12.根据附加实施例8所述的集成电路电感器，其中所述上部环路部分和下部环路部分彼此嵌套，并且彼此不交叠。附加实施例13.根据附加实施例8所述的集成电路电感器，其中所述上部和下部环路部分具有共同的直径，并且其中所述上部环路部分关于所述下部环路部分横向偏移，从而所述上部和下部环路部分至少部分不交叠。附加实施例14. 一种在电介质堆叠中形成的集成电路电感器，包括上部环路，所述上部环路包括导电线路；下部环路，所述下部环路包括导电线路；以及居间区域，所述居间区域包括分离所述上部和下部环路的至少一个电介质金属布线层，其中所述上部和下部环路通过在所述居间区域中形成的金属通路串接，并且其中所述上部和下部环路在所述电介质堆叠的相应层中形成。附加实施例15.根据附加实施例14所述的集成电路电感器，其中所述上部和下部环路具有不同的直径并且彼此嵌套，从而所述上部和下部环路不交叠。附加实施例16.根据附加实施例14所述的集成电路电感器，其中所述上部环路关于所述下部环路横向偏移，从而所述上部和下部环路至少部分不交叠。附加实施例17. —种在电介质堆叠中形成的集成电路电感器,包括第一环路,所述第一环路在所述电介质堆叠的至少第一层中形成；以及第二环路，所述第二环路在所述电介质堆叠的至少第二层中形成，其中所述第一和第二环路串行耦合，并且其中所述第一环路嵌套在所述第二环路内，从而所述第一环路与所述第二环路不交叠。附加实施例18.根据附加实施例17所述的集成电路电感器，还包括居间区域，所述居间区域介入所述电介质堆叠的所述第一和第二层之间，其中所述居间区域包括无金属的至少一个电介质金属布线层。附加实施例19.根据附加实施例17所述的集成电路电感器，其中所述第一和第二环路每个具有有多个45°弯曲的八边形形状。附加实施例20.根据附加实施例19所述的集成电路电感器，其中所述第一环路包括至少一对环形导电线路，所述环形导电线路通过通路彼此并联而短路，并且其中所述第二环路包括至少一对环形导电线路，所述环形导电线路通过通路彼此并联而短路。上文仅仅是本发明原理的示例说明，本领域技术人员可以对其作出各种更改而不偏离本发明的范围和精神。上述实施例可单独或以任意 组合实施。
权利要求
1.一种在电介质堆叠中形成的集成电路电感器，包括 第一环路，所述第一环路包括至少一个45°弯曲；以及 第二环路，所述第二环路包括至少一个45°弯曲，其中所述第一和第二环路串行耦合并且在所述电介质堆叠的相应层中形成。
2.根据权利要求I所述的集成电路电感器，其中所述第一环路嵌套在所述第二环路内，从而所述第一环路与所述第二环路不交叠。
3.根据权利要求I所述的集成电路电感器，其中所述第一环路关于所述第二环路横向偏移，从而所述第一和第二环路至少部分不交叠。
4.根据权利要求I所述的集成电路电感器，其中所述第一和第二环路具有八边形形状。
5.根据权利要求I所述的集成电路电感器，其中所述第一和第二环路每个具有六条边并且其中所述第一和第二环路每个包括至少一个90°弯曲。
6.根据权利要求I所述的集成电路电感器，其中所述第一和第二环路分别在第一和第二金属布线层中形成，所述集成电路电感器还包括 所述电介质堆叠中的居间区域，其中所述居间区域包括至少一个电介质金属布线层，所述电介质金属布线层在所述第一和第二金属布线层之间形成。
7.根据权利要求I所述的集成电路电感器，其中所述第一和第二环路每个包括至少一对环形导电线路，所述环形导电线路通过通路彼此并联而短路。
8.一种在电介质堆叠中形成的集成电路电感器，其包括 上部环路部分，其包括通过通路彼此并联而短路的至少一对环形导电线路；以及 下部环路部分，其包括通过通路彼此并联而短路的至少一对环形导电线路，其中所述上部和下部环路部分串行耦合，并且在所述电介质堆叠的相应层中形成。
9.根据权利要求8所述的集成电路电感器，其中所述上部环路部分还包括至少一个另外的环形导电线路，其通过通路并联所述上部环路中的所述环形导电线路对而被短路，并且其中所述下部环路部分还包括至少一个另外的环形导电线路，其通过通路并联所述下部环路中的所述环形导电线路对而被短路。
10.根据权利要求8所述的集成电路电感器，其中所述上部环路部分中的所述环形导电线路对具有分别在第一和第二金属布线层中形成的环形线，其中在所述下部环路部分中的所述环形导电线路对具有分别在第三和第四金属布线层中形成的环形线，并且还包括 无金属并且插入所述第一和第二金属布线层与所述第三和第四金属布线层之间的至少一个电介质金属布线层。
11.根据权利要求8所述的集成电路电感器，还包括 另外的环路部分，所述另外的环路部分包括通过通路彼此并联被短路的至少一对环形导电线路，其中所述下部环路部分和所述另外的环路部分串联耦合并且在所述电介质堆叠的分开的层中形成。
12.根据权利要求8所述的集成电路电感器，其中所述上部环路部分和下部环路部分彼此嵌套，并且彼此不交叠。
13.根据权利要求8所述的集成电路电感器，其中所述上部和下部环路部分具有共同的直径，并且其中所述上部环路部分关于所述下部环路部分横向偏移，从而所述上部和下部环路部分至少部分不交叠。
14.一种在电介质堆叠中形成的集成电路电感器，包括 上部环路，所述上部环路包括导电线路； 下部环路，所述下部环路包括导电线路；以及 居间区域，所述居间区域包括分离所述上部和下部环路的至少一个电介质金属布线层，其中所述上部和下部环路通过在所述居间区域中形成的金属通路串接，并且其中所述上部和下部环路在所述电介质堆叠的相应层中形成。
15.根据权利要求14所述的集成电路电感器，其中所述上部和下部环路具有不同的直径并且彼此嵌套，从而所述上部和下部环路不交叠。
16.根据权利要求14所述的集成电路电感器，其中所述上部环路关于所述下部环路横向偏移，从而所述上部和下部环路至少部分不交叠。
17.—种在电介质堆叠中形成的集成电路电感器,包括 第一环路，所述第一环路在所述电介质堆叠的至少第一层中形成；以及 第二环路，所述第二环路在所述电介质堆叠的至少第二层中形成，其中所述第一和第二环路串行耦合，并且其中所述第一环路嵌套在所述第二环路内，从而所述第一环路与所述第二环路不交叠。
18.根据权利要求17所述的集成电路电感器，还包括 居间区域，所述居间区域介入所述电介质堆叠的所述第一和第二层之间，其中所述居间区域包括无金属的至少一个电介质金属布线层。
19.根据权利要求17所述的集成电路电感器，其中所述第一和第二环路每个具有有多个45°弯曲的八边形形状。
20.根据权利要求19所述的集成电路电感器，其中所述第一环路包括至少一对环形导电线路，所述环形导电线路通过通路彼此并联而短路，并且其中所述第二环路包括至少一对环形导电线路，所述环形导电线路通过通路彼此并联而短路。
全文摘要
一种可具有串接的上部和下部环形线路部分的集成电路电感器。上部和下部部分可具有形成六边形或八边形环路的45°弯曲。每个环路部分都可具有一匝或更多匝。可在两层之间形成金属布线层的居间无金属区域以降低电容耦合。每个环路部分可具有通过通路并联而短路的两个或更多金属线路的集合。上部和下部环路可横向偏移或嵌套以降低电容耦合。
文档编号H01Q1/24GK102782935SQ201180011923
公开日2012年11月14日 申请日期2011年3月9日 优先权日2010年3月10日
发明者J·T·瓦特, 陈淑鲜 申请人:阿尔特拉公司