专利名称：通过n型半导体局部表面能级解钉扎优化金半接触结构的方法
技术领域：
本发明属于微电子技术领域，具体涉及一种通过N型硅或锗半导体局部表面费米能级解钉扎优化金半接触结构的方法。
背景技术：
1995年，Van Duyne研究组首次提出了纳米球刻蚀技术(Nanosphere lithography)，将尺寸均勻的聚苯乙烯纳米球悬浊液滴在衬底上，形成单层或双层紧密排列的纳米球层，利用该层作为掩膜，进行后续金属淀积，可以形成规律排列的金属颗粒，然后用丙酮超声的方法可以很容易地去除纳米球层。整个过程不需要光刻处理，因此是一种非常实用的自对准工艺方法。另外，对于单层排列的纳米球，其原有尺寸可以通过后续的化等离子刻蚀方法加以控制，进一步获得更多的掩模图形，因而使得纳米球刻蚀技术变得更加实用。用于纳米球刻蚀法的纳米球主要为聚苯乙烯(Polystyrene，PS)材料，而PS微球的制备技术也在迅速发展当中，比较成熟的方法有乳液聚合法、无皂乳液局核发、悬浮聚合法和分散聚合法，已可以制备出粒径范围在0. Ium^lOOOum的PS微球。众所周知，对于半导体而言，其表面往往存在着相当严重的费米能级钉扎效应，由于费米能级钉扎位置往往距离半导体的导带较远，因而一般的金半接触往往对于电子有着较高的势垒。通过在金半接触之间插入超薄的介质层是一种非常实用的费米能级解钉扎方法，一方面介质层的形成过程可以有效钝化半导体表面，降低界面态浓度，另一方面介质层的阻挡作用也可以有效抑制金属诱导能隙态的产生，这两方面都可以有效地降低费米能级的钉扎效应。而且，超薄的介质层一般只产生较小的附加电阻，对电路性能影响较小。通过掩膜的方法对半导体衬底进行选择性地局部解钉扎，从而实现高、低势垒在金半接触表面的并联分布，是一种有效的优化金半接触的方法。在正向偏压下，该种金半接触的工作电流主要经由解钉扎区域流通，因而可以保证较高的工作电流，而在反向偏压下，钉扎区耗尽层的扩展将在解钉扎区域形成另一个较高的势垒，从而降低该区域的漏电流。因此这种通过局部解钉扎优化的金半接触可以获得接近低势垒金半接触的工作电流，以及接近高势垒金半接触的漏电流。将PS微球掩膜和半导体表面能级局部解钉扎的方法相结合，既可以达到工艺自对准、节省工艺步骤的优势，又可以获得高工作电流、低漏电流的金半接触。同时，由于未解钉扎区域在RIE刻蚀衬底产生的凹坑里，这对于耗尽层向低势垒区域的扩展更有益处，从而可以获得更低的漏电流。
发明内容
本发明的目的在于提出一种通过自对准刻蚀方法实现半导体表面局部解钉扎，进而获得高工作电流、低漏电流的优化金半接触结构的方法。
本发明提出的优化金半接触结构的方法，是利用PS微球作为掩膜，利用超薄介质层实现半导体表面的局部解钉扎，得到金半接触结构，整个工艺步骤具有自对准的特点，另外， 局部解钉扎的半导体表面可以实现高低势垒规律分布的金半接触，具有高工作电流、低漏电流的性能优势。本发明提出的优化金半接触(叠层接触)结构的方法，具体步骤为
1、将PS微球通过超声振荡均勻分散于乙醇溶液中；
2、通过旋涂法在经清洁处理的半导体衬底(例如Si)表面形成紧密排列的PS微球单层
膜；
3、利用氧等离子体反应离子刻蚀(RIE)技术对PS微球进行刻蚀，使PS微球的直径缩减，达到预期的直径后，停止刻蚀；此时，PS微球在衬底表面已经不再是紧密排列，而是变成相互间有一定间隙的微球阵列；
4、以PS微球整列作为掩模，利用CF4+Ar等离子体RIE技术对衬底材料进行刻蚀；
5、利用PVD技术大面积淀积较低功函数的金属作为电极；
6、通过在丙酮溶液中超声振荡去除衬底表面的PS微球，烘干并退火，形成稳定的金属半导体接触；
7、利用合适的超薄介质层生成技术在半导体表面生成具有解钉扎效果的超薄介质层， 此时金属表面亦有超薄介质层出现；
8、利用PVD技术大面积淀积与步骤5中所述相同的低功函数金属，不再进行退火处理。本发明方法中，步骤1采用的PS微球直径为0. flum。本发明方法中，步骤2所述的半导体为硅、锗等表面费米能级钉扎位置远离导带的半导体材料。本发明方法中，步骤4衬底刻蚀深度为0. Hum。本发明方法中，步骤5淀积的金属可以选择Al、Mg、％等功函数较小的金属，金属层厚度与刻蚀深度保持一致。本发明方法中，步骤6采用的退火温度650--750°C，退火时间50—70s ； 本发明方法中，步骤7中制备的超薄介质层可以为半导体材料的氧化、氮化层，或
A1203、A13N4、MgO等金属氧化、氮化层，制备方法包括表面氧化、氮化、等离子体处理、原子层淀积(ALD)、物理汽相淀积(PVD)等。本发明由于采用PS微球作为掩膜，整个工艺流程不需要光刻等步骤，具有自对准的特点，优化了工艺步骤。另外，高势垒区位于RIE刻蚀形成的凹坑中，能够使得反向偏压下金半接触高势垒区域的耗尽层更好地扩展进入低势垒区域，从而使得该金半接触的漏电流更低。本发明的具体操作步骤如下
1、基于已经过清洗处理的表面清洁的N型半导体衬片(如Si片)以及直径为0.rium 的PS微球，将PS微球在乙醇溶液中超声振荡30min，使其均勻分散；
2、通过旋涂法在半导体衬片表面形成紧密排列的PS微球单层膜；
3、利用氧等离子体反应离子刻蚀(RIE)技术对PS微球进行刻蚀，将PS微球的直径进行缩减，达到预期的直径后，停止刻蚀；
4、以PS微球阵列作为掩模，利用CF4+Ar等离子体RIE技术对衬底半导体材料(例如Si) 进行刻蚀；5、利用PVD技术大面积淀积Al、Mg、％等较低功函数的金属，厚度与上一步中刻蚀深度
保持一致；
6、通过在丙酮溶液中超声振荡去除衬片表面的PS微球，烘干并退火，形成稳定的金属半导体接触；
7、利用ALD、PVD、表面氮化、氧化等超薄介质层生成技术在半导体表面生成具有解钉扎效果的超薄介质层，如Si3N4、Al203、Al3N4、Mg0等；
8、利用PVD技术大面积淀积与步骤5相同的低功函数金属，不再进行退火处理。
图1一图7为工艺流程的示意图(侧视图)。其中，图7为最后工艺步骤形成的器件侧视图。图中标号1为PS微球，2为半导体衬底，如Si、Ge衬底，3为较低功函数金属，如 Al、Mg、Yb 等，4 为超薄介质层，如 Si3N4, Al2O3^ Ge3N4, MgO 等。
具体实施例方式下面通过具体工艺步骤来进一步描述本发明
1、基于已经过清洗处理的表面清洁的N型Si片以及直径为0.35um的PS微球，将PS 微球在乙醇溶液中超声振荡30min，使其均勻分散；
2、通过旋涂法，首先850r/min旋涂10s，然后3500r/min旋涂10s，最后8000r/min旋涂30s，在半导体衬片表面形成紧密排列的PS微球单层膜，如图1所示；
3、利用RIE技术通过0等离子体干法刻蚀对PS微球的直径进行削减，O2流量为 20sccm，功率为100W，刻蚀时间lOmin，PS微球直径减少0. lum，如图2所示；
4、利用RIE技术通过CF4+Ar等离子体干法刻蚀对衬片表面进行大面积刻蚀，PS微球单层膜作为掩膜，CF4流量为30SCCm，Ar流量为kccm，功率为100W，刻蚀时间为lOmin，气压为4Pa，衬底刻蚀深度最大值控制在lOOnm，如图3所示；
5、利用PVD技术大面积淀积金属Al，厚度与上一步中刻蚀深度保持一致，真空度 10 ，淀积功率150W,淀积时间8000s。薄膜厚度IOOnm,如图4所示；
6、通过在丙酮溶液中超声振荡IOmin去除衬片表面的PS微球，烘干并退火，退火温度 700°C，退火时间60s，形成稳定的Al-Si金属半导体接触，如图5所示；
7、将样品装载入超高真空腔内，利用直流等离子源超声NH3等离子体，反应温度400°C， 反应时间30s，生成约0. 7nm的Si3N4，同时金属表面亦生成薄层AlNx，如图6所示；
8、利用PVD技术大面积淀积金属Al，真空度10_5Pa，淀积功率150W，淀积时间4000s，薄膜厚度50nm，如图7所示。
权利要求
1.一种通过N型半导体局部表面费米能级解钉扎优化金半接触结构的方法，其特征在于具体步骤为(1)将PS微球通过超声振荡均勻分散于乙醇溶液中；(2 )通过旋涂法在已经过清洁处理的N型半导体衬底表面形成紧密排列的PS微球单层膜；(3)利用氧等离子体反应离子刻蚀技术对PS球进行刻蚀，将PS微球的直径进行缩减， 达到预期的直径后，停止刻蚀；(4)以PS微球阵列作为掩模，利用CF4+Ar等离子体RIE技术对衬底材料进行刻蚀；(5)利用PVD技术大面积淀积金属电极；(6)在丙酮溶液中超声振荡，去除衬底表面的PS微球，烘干并退火，形成稳定的金属半导体接触；(7)利用超薄介质层生成技术在半导体表面生成具有解钉扎效果的超薄介质层，此时金属表面亦有超薄介质层出现；(8)利用PVD技术大面积淀积与步骤(5)相同的金属电极，不再进行退火处理。
2.根据权利要求1所述的方法，其特征在于步骤(1)中所述的PS微球直径为0.广lum。
3.根据权利要求1所述的方法，其特征在于步骤(2)中所述的半导体为硅、锗表面费米能级钉扎位置远离导带底的半导体材料。
4.根据权利要求2或3所述的方法，其特征在于步骤(4)中所述的衬底刻蚀深度为 0. 1 2um。
5.根据权利要求2或3所述的方法，其特征在于步骤(5)中所述的电极金属选用Al、 Mg或％功函数较小的金属，厚度与刻蚀深度保持一致。
6.根据权利要求2或3所述的方法，其特征在于步骤(6)中所述的退火温度为 65(T750°C，退火时间 50 70s。
7.根据权利要求2或3所述的方法，其特征在于步骤(7)中所述的超薄介质层为半导体材料的氧化、氮化层，或A1203、Al3N4, MgO金属氧化、氮化层，制备方法包括表面氧化、氮化、等离子体处理、原子层淀积或物理汽相淀积。
全文摘要
本发明属于微电子技术领域，具体为一种通过N型半导体衬底局部表面费米能级解钉扎优化金半接触结构的方法。本发明利用PS微球作为掩膜，将单层密布的PS微球作为模板，结合反应离子刻蚀技术，对半导体衬底进行刻蚀形成期望的图形。进而在PS微球的掩蔽下，淀积金属接触电极，然后去除PS微球，经退火处理，形成局部高势垒金半接触。再对暴露出的半导体表面实行局部解钉扎处理，再次淀积同一种金属电极材料形成低势垒金半接触，从而最终在同一块半导体衬底上实现高低势垒在金半接触界面上的规律分布，因而提高正向工作电流、降低反向漏电流。本发明通PS球自对准刻蚀技术与局部解钉扎技术的结合，达到了良好的金半接触结构优化效果。
文档编号H01L21/04GK102543690SQ20121000432
公开日2012年7月4日 申请日期2012年1月9日 优先权日2012年1月9日
发明者于浩, 屈新萍, 张卫, 李炳宗, 茹国平, 蒋玉龙 申请人:复旦大学