专利名称：电子部件以及基板模块的制作方法
技术领域：
本发明涉及电子部件以及基板模块，更进一步而言，涉及内置有电容器的电子部件以及基板模块。
背景技术：
作为现有的电子部件，例如已知有专利文献I中记载的层叠陶瓷电容器。图25是专利文献I中记载的层叠陶瓷电容器500的剖面构造图。层叠陶瓷电容器500具备电介质层502、内部电极层504a、内部电极层504b以及端子电极506a、端子电极506b。电介质层502是通过层叠而构成的层叠体。在层叠体中内置内部电极层504a、内部电极层504b,通过隔着电介质层502而相互对置来构成电容器。内部电极层504a、内部电极层504b分别被引出至层叠体的相互对置的端面。端子电极506a、端子电极506b分别设置在层叠体的相互对置的端面上，并与内部电极层504a、内部电极层504b连接。可是，在层叠陶瓷电容器500中，存在有要降低高频频带中的插入损失的要求。专利文献I JP特开2000-306762号公报
发明内容
在此，本发明的目的在于提供能够降低高频频带中的插入损失的电子部件以及基板模块。本发明的第一方式所涉及的电子部件的特征在于具备长方体状的层叠体，其由多个电介质层层叠而形成；多个第一电容导体，其分别设置在不同的所述电介质层上；多个第一引出导体，其分别与各所述第一电容导体连接，并且引出至所述层叠体的第一端面；多个第三引出导体，其分别与各所述第一电容导体连接，且引出至所述层叠体的第一侧面，并且不与所述第一引出导体接触；多个第二电容导体，其分别设置在不同的所述电介质层上；多个第二引出导体，其分别与各所述第二电容导体连接，并且引出至所述层叠体的第二端面；多个第四引出导体，其分别与各所述第二电容导体连接，且引出至所述第一侧面，并且不与所述第二引出导体接触；第三电容导体，其设置所述电介质层上，并且隔着所述电介质层与所述第一电容导体以及所述第二电容导体对置；第一外部电极，其跨所述第一端面、所述第一侧面以及所述层叠体的底面而设置，并且与所述多个第一引出导体以及所述多个第三引出导体连接；和第二外部电极，其跨所述第二端面、所述第一侧面以及所述底面而设置，并且与所述多个第二引出导体以及所述多个第四引出导体连接。本发明的第二方式所涉及的电子部件的特征在于具备长方体状的层叠体，其由多个电介质层层叠而形成；多个第一电容导体，其分别设置在不同的所述电介质层上；多个第一引出导体，其分别与各所述第一电容导体连接，并且引出至所述层叠体的第一端面；多个第三引出导体，其分别与各所述第一电容导体连接，且引出至所述层叠体的第一侧面，并且不与所述第一引出导体接触；多个第二电容导体，其分别设置在不同的所述电介质层上，并且隔着所述电介质层与所述多个第一电容导体对置；多个第二引出导体，其分别与各所述第二电容导体连接，并且引出至所述层叠体的第二端面；多个第四引出导体，其分别与各所述第二电容导体连接，且引出至所述第一侧面，并且不与所述第二引出导体接触；第一外部电极，其跨所述第一端面、所述第一侧面以及所述层叠体的底面而设置，并且与所述多个第一引出导体以及所述多个第三引出导体连接；和第二外部电极，其跨所述第二端面、所述第一侧面以及所述底面而设置，并且与所述多个第二引出导体以及所述多个第四引出导体连接。
本发明的ー实施方式所涉及的基板模块的特征在于具备电路基板，其包含第一焊盘以及第ニ焊盘；以及安装于所述电路基板的所述电子部件，其中，所述第一外部电极与所述第一焊盘连接，所述第二外部电极与所述第二焊盘连接。发明效果根据本发明，能够降低高频频带中的插入损失。
图I是第一实施方式所涉及的电子部件的外观立体图。图2是图I的电子部件的层叠体的分解立体图。图3是图I的电子部件的内部平面图。图4(a)是基板模块的剖面构造图，图4(b)是从z轴方向的正方向侧进行俯视基板模块时的图。图5是图4的基板模块的等效电路图。图6是比较例所涉及的电子部件的外观立体图。图7是比较例所涉及的电子部件的层叠体的分解立体图。图8是表示第一样品以及第ニ样品的插入损失(S21)的曲线图。图9是表示第三样品以及第四样品的插入损失(S21)的曲线图。图10是表示第五样品以及第六样品的插入损失(S21)的曲线图。图11是表示第七样品以及第八样品的插入损失(S21)的曲线图。图12是第二实施方式所涉及的电子部件的内部平面图。图13是第三实施方式所涉及的电子部件的内部平面图。图14是第四实施方式所涉及的电子部件的内部平面图。图15是第五实施方式所涉及的电子部件的内部平面图。图16是第六实施方式所涉及的电子部件的内部平面图。图17是第七实施方式所涉及的电子部件的内部平面图。图18是第八实施方式所涉及的电子部件的层叠体的分解立体图。图19是图18的电子部件的内部平面图。图20是基板模块的剖面构造图。图21是第九实施方式所涉及的电子部件的内部平面图。图22是第十实施方式所涉及的电子部件的内部平面图。图23是第十一实施方式所涉及的电子部件的外观立体图。图24是第十二实施方式所涉及的电子部件的外观立体图。
图25是专利文献I中记载的层叠陶瓷电容器的剖面构造图。符号说明SI 上面S2 下面S3、S4 端面S5、S6 侧面 10、IOa IOk 电子部件11层叠体12a、12b 外部电极17a 17g陶瓷层18a 18c、19a 19c、218a 218c、219a、219b 电容导体20a 20c、21a 21c、22a 22c、23a 23c、24a 24c、25a 25c、72a 72c、73a 73c、74a 74c、75a 75c、220a 220c、221a 221c、222a 222c、223a 223c、224a、224b、225a、225b、272a 272c,273a 273c、274a、274b、275a、275b 引出导体30a 30c、31a 31c、32a、32b、230a 230c、231a、231b 内部导体40、40a基板模块51电路基板52基板本体54信号导体55接地电极56通孔导体60a、60b 焊锡
具体实施例方式以下，参照附图，对本发明的实施方式所涉及的电子部件以及基板模块进行说明。(第一实施方式)(电子部件的构成)首先，参照附图，对第一实施方式所涉及的电子部件的构成进行说明。图I是第一实施方式所涉及的电子部件10的外观立体图。图2是图I的电子部件10的层叠体11的分解立体图。图3是图I的电子部件的内部平面图。以下，将层叠体11的层叠方向定义为z轴方向。将从z轴方向俯视层叠体11时，层叠体11的长边所进行延伸的方向定义为X轴方向。将从z轴方向俯视层叠体11时，层叠体11的短边所进行延伸的方向定义为I轴方向。电子部件10例如为片状电容器(chip capacitor),如图I至图3所示,具备层叠体 U、外部电极 12(12a、12b)以及内部导体 30 (30a 30c),31 (31a ~ 31c) ,32 (32a,32b)(图I中未图示)。层叠体11形成为长方体状。不过，层叠体11是通过实施倒棱而在角部以及棱线部形成呈圆形的形状。以下，在层叠体11中，将z轴方向的正方向侧的面设为上面SI，将z轴方向的负方向侧的面设为下面S2。另外，将X轴方向的负方向侧的面设为端面S3，将X轴方向的正方向侧的面设为端面S4。另外，将y轴方向的正方向侧的面设为侧面S5，将y轴方向的负方向侧的面设为侧面S6。如图2所示，层叠体11由多个陶瓷层17(17a 17g)从z轴方向的正方向侧向负方向侧按照其顺序进行排列地层叠而构成。陶瓷层17形成为长方形状，由电介质陶瓷来制作。以下，将陶瓷层17的z轴方向的正方向侧的主面称为表面，将陶瓷层17的z轴方向的负方向侧的主面称为背面。层叠体11的上面SI由设置于z轴方向的最靠正方向侧的陶瓷层17a的表面而构成。层叠体11的下面S2由设置于Z轴方向的最靠负方向侧的陶瓷层17g的背面而构成。另外，端面S3是通过陶瓷层17a 17g的X轴方向的负方向侧的短边相互叠合连接而构成。端面S4是通过陶瓷层17a 17g的x轴方向的正方向侧的短边相互叠合连接而构成。侧面S5是通过陶瓷层17a 17g的y轴方向的正方向侧的长边相互叠合连接而构成。侧面S6是通过陶瓷层17a 17g的y轴方向的负方向侧的长边相互叠合连接而构成。
如图2及图3所不，多个内部导体30a 30c、3Ia 31c分别设置于不同的陶瓷层17b、17d、17f的表面上，并内置于层叠体11中。另外，如图2以及图3所示，内部导体32a、32b分别设置于陶瓷层17c、17e的表面上，井内置于层叠体11中。即，内部导体30、31与内部导体32在z轴方向上交替地层叠。内部导体30 (30a 30c)具有电容导体18 (18a 18c)以及引出导体20 (20a 20c)、22 (22a 22c)、23 (23a 23c)。电容导体18a 18c分别形成为长方形状，按照不与陶瓷层17b、17d、17f的外边缘接触的方式而设置于不同的陶瓷层17b、17d、17f的表面上。电容导体18设置于陶瓷层17的X轴方向的负方向侧的半边区域内。引出导体20a 20c分别与电容导体18a 18c连接，并且通过引出至层叠体11的端面S3而从端面S3露出。更详细而言，引出导体20从电容导体18的X轴方向的负方向侧的长边朝X轴方向的负方向侧而引出。由此，引出导体20引出至陶瓷层17的X轴方向的负方向侧的短边。引出导体20的y轴方向的幅宽与电容导体18的y轴方向的幅宽ー致。引出导体22a 22c分别与电容导体18a 18c连接，并且通过引出至层叠体11的侧面S5而从侧面S5露出。更详细而言，引出导体22从电容导体18的y轴方向的正方向侧的短边中的X轴方向的正方向侧的端部朝y轴方向的正方向侧而延伸。由此，引出导体22引出至比陶瓷层17的y轴方向的正方向侧的长边中点更靠向X轴方向的负方向侧的位置。另外，引出导体22不与引出导体20接触。引出导体23a 23c分别与电容导体18a 18c连接，并且通过引出至层叠体11的侧面S6而从侧面S6露出。更详细而言，引出导体23从电容导体18的y轴方向的负方向侧的短边中的X轴方向的正方向侧的端部朝y轴方向的负方向侧而延伸。由此，引出导体23引出至比陶瓷层17的y轴方向的负方向侧的长边中点更靠向X轴方向的负方向侧的位置。另外，引出导体23不与引出导体20接触。内部导体31 (31a 31c)具有电容导体19 (19a 19c)以及引出导体21 (21a 21c)、24(24a 24c)、25(25a 25c)。电容导体19a 19c形成为长方形状，按照与陶瓷层17b、17d、17f的外边缘不接触的方式而分别设置在不同的陶瓷层17b、17d、17f的表面上。电容导体19设置于陶瓷层17的X轴方向的正方向侧的半边区域内。电容导体18、19设置在相同陶瓷层17的表面上且相互对置。引出导体21a 21c分别与电容导体19a 19c连接，并且通过引出至层叠体11的端面S4而从端面S4露出。更详细而言，引出导体21从电容导体19的X轴方向的正方向侧的长边朝X轴方向的正方向侧而引 出。由此，引出导体21引出至陶瓷层17的X轴方向的正方向侧的短边。引出导体21的y轴方向的幅宽与电容导体19的y轴方向的幅宽一致。引出导体24a 24c分别与电容导体19a 19c连接，并且通过引出至层叠体11的侧面S5而从侧面S5露出。更详细而言，引出导体24从电容导体19的y轴方向的正方向侧的短边中的X轴方向的负方向侧的端部朝y轴方向的正方向侧而延伸。由此，引出导体24引出至比陶瓷层17的y轴方向的正方向侧的长边中点更靠向X轴方向的正方向侧的位置。即，引出导体24在从z轴方向进行俯视时，处于比引出导体22更靠向X轴方向的正方向侧的位置。另外，引出导体24不与引出导体21接触。引出导体25a 25c分别与电容导体19a 19c连接，并且通过引出至层叠体11的侧面S6而从侧面S6露出。更详细而言，引出导体25从电容导体19的y轴方向的负方向侧的短边中的X轴方向的负方向侧的端部朝y轴方向的负方向侧而延伸。由此，引出导体25引出至比陶瓷层17的y轴方向的负方向侧的长边中点更靠向X轴方向的正方向侧的位置。即，在从z轴方向俯视时，引出导体25处于比引出导体23更靠向X轴方向的正方向侧的位置。另外，引出导体25不与引出导体21接触。内部导体32a、32b分别形成为长方形状，其是按照不与陶瓷层17c、17e的外边缘接触的方式而设置在陶瓷层17c、17e的表面上的电容导体。内部导体32设置在与设置电容导体18、19的陶瓷层17不同的陶瓷层17的表面，并隔着陶瓷层17与电容导体18、19对置。其结果，分别在电容导体18与内部导体32之间以及电容导体19与内部导体32之间产生电容。电容导体18与内部导体32之间产生的电容和电容导体19与内部导体32之间产生的电容进行串联连接。外部电极12a跨端面S3、上面SI、下面S2以及侧面S5、S6而设置，并且分别与引出导体20a 20c、22a 22c、23a 23c连接。更详细而言，外部电极12a按照对引出导体20a 20c从端面S3露出的部分进行覆盖的方式，覆盖层叠体11的端面S3的整个面。并且，外部电极12a由端面S3向上面SI、下面S2以及侧面S5、S6进行翻折。接下来，外部电极12a按照对引出导体22a 22c、23a 23c从侧面S5、S6露出的部分进行覆盖的方式，覆盖层叠体11的侧面S5、S6。外部电极12b跨端面S4、上面SI、下面S2以及侧面S5、S6而设置，并且分别与引出导体21a 21c、24a 24c、25a 25c连接。更详细而言，外部电极12b按照对引出导体21a 21c从端面S4所露出的部分进行覆盖的方式，覆盖层叠体11的端面S4的整个面。并且，外部电极12b从端面S4向上面SI、下面S2以及侧面S5、S6进行翻折。接下来，外部电极12b按照对引出导体24a 24c，25a 25c从侧面S5、S6露出的部分进行覆盖的方式，覆盖层叠体11的侧面S5、S6。在此，如图I所示，外部电极12a的在侧面S5、S6中的X轴方向的幅宽比外部电极12a的在上面SI、下面S2中的X轴方向的幅宽要大。相同地，外部电极12b的在侧面S5、S6中的X轴方向的幅宽比外部电极12b的上面SI、下面S2中的X轴方向的幅宽要大。由此，在侧面S5、S6中的外部电极12a与外部电极12b之间的间隔Dl比在底面S2中的外部电极12a与外部电极12b之间的间隔D2要小。另外，在侧面S5、S6中，外部电极12a与外部电极12b之间不设置保持与外部电极12a、12b的电位不同的电位的外部电极。即，在外部电极12a、12b间不设置外部电极。(电子部件的制造方法)接下来，对电子部件10的制造方法进行说明。另外，关于附图，引用图I至图3。首先，按照将作为主成分的BaTiO3, CaTi03、SrTiO3或者CaZrO3，和作为副成分的Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物或者稀土类化合物以规定的比率进行称量并投入至球磨机(ball mill)中，进行湿式调制混合。对所获得的混合物进行干燥后粉碎，对所获得的粉末进行预烧。通过球磨机对所获得的预烧粉末进行湿式粉碎后，进行干燥并粉碎，由此获得电介质陶瓷粉末。针对该电介质陶瓷粉末，加入有机粘合剂以及有机溶剂，通过球磨机进行混合。将所获得的陶瓷浆通过刀刮(doctor blade)法在载片上形成片状并使之干燥，制作要成为陶瓷层17的陶瓷生片。陶瓷层17的烧成后的厚度优选为O. 5 μ m以上且10 μ m以下。接下来，在要成为陶瓷层17的陶瓷生片上，通过丝网印刷法或光刻法等的方法涂敷由导电性材料构成的膏，形成内部导体30 32。由导电性材料构成的膏例如是在金属粉末中加入有机粘合剂以及有机溶剂而得到的。金属粉末例如为Ni、Cu、Ag、Pd、Ag-Pd合金、Au等。内部导体30 32的烧成后的厚度优选为O. 3 μ m以上且2. 0 μ m以下。接下来，将要成为陶瓷层17的陶瓷生片进行层叠由此获得未烧成的母层叠体。其后，通过等静压机对未烧成的母层叠体进行压接。接下来，将未烧成的母层叠体切成规定尺寸，获得多个未烧成的层叠体11。其后，在层叠体11的表面实施滚筒抛光加工等的抛光加工。接下来，对未烧成的层叠体11进行烧成。烧成温度例如优选为900°C以上且1300°C以下。通过以上的エ序，完成了层叠体11的准备。接下来，在层叠体11上形成外部电极12。具体而言，通过公知的浸溃法或缝隙エ法等，在层叠体11的表面涂敷导电性膏。接下来，通过将导电性膏以700°C以上且900°C以下的温度进行烧制粘接，形成外部电极12的基底电极。作为导电性膏的材料，例如可举出Cu、Ni、Ag、Pd、Ag_Pd合金、Au等。基底电极的厚度优选为10 μ m以上且50 μ m以下。接下来，在基底电极上进行镀敷，完成形成外部电极12。作为镀敷层的材料,例如可举出Cu、Ni、Ag、Pd、Ag-Pd合金、Au等。另外，也可以是进行多次镀敷，在基底电极上形成多层的镀敷层。通过以上的エ序，完成形成电子部件10。(基板模块的构成)接下来，參照附图，对具有电子部件10的基板模块40进行说明。图4(a)是基板模块40的剖面构造图，图4 (b)是从z轴方向的正方向侧俯视基板模块40时的图。图5是图4的基板模块40的等效电路图。如图4(a)所示，基板模块40具备电子部件10以及电路基板51。电路基板51包括基板本体52、信号导体54、接地电极55、通孔导体56以及接地导体G。基板本体52是由多个陶瓷层以及导体层进行层叠而形成的层叠基板，在其主面以及内部具有电气电路。信号导体54设置在基板本体52的z轴方向的正方向侧的主面上，如图4(b)所示，沿y轴方向延伸。在信号导体54的y轴方向的正方向侧的端部，设置有未图示的输入端口 P1，在信号导体54的y轴方向的负方向侧的端部，设置有未图示的输出端口 P2。接地电极55设置在电路基板51的z轴方向的正方向侧的主面上，如图4(b)所示，形成为长方形状。接地导体G设置在基板本体52内，保持接地电位。接地导体G与未图示的接地端口 P3连接。通孔导体56设置在基板本体52内，与接地电极55和接地导体G连接。由此，接地电极55也保持接地电位。
电子部件10安装在电路基板51上。更详细而言，外部电极12a通过焊锡60a，与信号导体54连接。另外，外部电极12b通过焊锡60b与接地电极55连接。由此，基板模块40成为具有如图5所示的电路构成。即，信号导体54连接输入端口 Pl和输出端口 P2。接下来，电子部件10设置于信号导体54和接地端口 P3之间。图5中，电容器C、电阻R以及线圈L示出电子部件10所具有的静电电容、电阻以及电感。基板模块40通过具有图5所示的构成，高频信号从输入端口 Pl输入，并从输出端口 P2输出。并且，在从输入端口 Pl输入的高频信号中，电子部件10的共振频率的高频信号不从输出端口 P2输出，而从接地端口P3输出。另外，基板模块40的电路构成并不限于图5。由此，基板模块40中，电子部件10也可以设置在输入端口 Pl和输出端口 P2之间。(效果)根据以上的电子部件10，如以下说明的那样，能够降低高频频带中的插入损失。图6是比较例所涉及的电子部件110的外观立体图。图7是比较例所涉及的电子部件110的层叠体111的分解立体图。比较例所涉及的电子部件110是去除了电子部件10中的引出导体22 25以及侧面S5、S6上的外部电极12的电子部件。在此，对电子部件110中与电子部件10相同构成赋予在电子部件10的构成的参照符号加100后的参照符号。在比较例所涉及的电子部件110中，高频信号从信号导体起经由外部电极112a输入至电子部件110内，经由外部电极112b而向接地电极输出。此时，高频信号按照信号导体、外部电极112a、引出导体120、电容导体118、内部导体132、电容导体119、引出导体121、外部电极112b、接地电极的顺序而流过。即，在比较例的电子部件110中，高频信号仅通过I条路径。相对于此，在电子部件10中，高频信号从信号导体54起经由外部电极12a输入至电子部件10内，经由外部电极12b向接地电极55输出。此时，作为高频信号通过的路径，存在有以下说明的第一路径至第五路径。第一路径是高频信号按照信号导体54、外部电极12a、引出导体20、电容导体18、内部导体32、电容导体19、引出导体21、外部电极12b、接地电极55的顺序而流过的路径。第二路径是高频信号按照信号导体54、外部电极12a、引出导体20、电容导体18、引出导体22，23、外部电极12a、外部电极12b、接地电极55的顺序而流过的路径。第三路径是高频信号按照信号导体54、外部电极12a、引出导体22, 23、电容导体18、内部导体32、电容导体19、引出导体21、外部电极12b、接地电极55的顺序而流过的路径。第四路径是高频信号按照信号导体54、外部电极12a、引出导体22，23、电容导体18、内部导体32、电容导体19、弓丨出导体24，25、外部电极12b、接地电极55的顺序而流过的路径。第五路径是高频信号按照信号导体54、外部电极12a、外部电极12b、接地电极55的顺序而流过的路径。
在此，第二路径以及第五路径中，高频信号通过外部电极12a和外部电极12b之间的层叠体11内，由此,从外部电极12a向外部电极12b通过。在这些路径中，比I阶共振点高的频率的高频信号流过。另外，高频信号为了从外部电极12a向外部电极12b流过，在侧面S5、S6中，外部电极12a和外部电极12b之间,优选不设置保持与外部电极12a、12b的电位不同电位的外部电极。 另外，高频信号为了从外部电极12a向外部电极12b流过，外部电极12a和外部电极12b之间的间隔优选尽可能地小，例如，优选为50 ii m以上且200 u m以下。如上所述，与电子部件110相比较，在电子部件10中增加了第二 第五路径，由此ESL降低。其结果，与电子部件110相比较，电子部件10的I阶共振点以及2阶共振点向高频侧移动，从而能够降低高频频带中的插入损失。另外，在比较电子部件10与电子部件110的情况下，与I阶共振点的移动幅度相比较，2阶共振点的移动幅度具有变大的倾向，这是由于电子部件10中的第二路径以及第五路径的影响。在电子部件10以及电子部件110中，频率比I阶共振点高的高频信号在接近于电路基板51的部分中集中流过，在下面附近形成相对小的电容，其共振点表现为2阶共振点。在此，电子部件10中，高频信号通过流过第二路径至第五路径，由于特别是降低相对小的电容的ESL，进而推测出2阶共振点较大地向高频侧移动。另外，在比较电子部件10和电子部件110的情况下，电子部件10的2阶共振点的谷底有变浅的倾向。如此，2阶共振点远离I阶共振点，2阶共振点的谷底变浅的情况下，具有能够防止以I阶共振点和2阶共振点之间的频率进行动作的器件发生误动作的可能性。另外，电子部件10能够抑制在将其安装于电路基板51时产生短路。更详细而言，侧面S5、S6上的外部电极12a和外部电极12b之间的间隔Dl比底面S2上的外部电极12a和外部电极12b之间的间隔D2小。S卩，底面S2中，外部电极12a和外部电极12b之间的间隔大。由此，外部电极12a和外部电极12b之间通过焊锡而连接的可能性低。由此，电子部件10能够抑制在将其安装于电路基板51时产生短路。电子部件10中，能够抑制分层(delamination)的产生。更详细而言，电子部件在层叠体的角部易于产生分层。在角部如果引出电极与陶瓷层进行层叠时引出电极和陶瓷层之间尤其易产生分层。在此，电子部件10中，引出导体20、21不引出至层叠体10的角部。由此，电子部件10中，能够抑制分层的产生。并且，电子部件10中，在层叠体11的角部不露出引出电极20、21，所以能够提高电子部件10的耐湿性。(实验)本申请发明者为了进一步明确电子部件10所产生的效果，进行了以下说明的实验。具体而言，制作了图I以及图2所示的电子部件10的样品(以下，第一样品、第三样品、第五样品、第七样品)以及图6以及图7所示的电子部件110(第二样品、第四样品、第六样品、第八样品)。接下来，将各样品安装于图4所示的电路基板上，并利用网络分析器(agilent公司制造8722D( 了 '/> >卜社製(8722D))，对第一样品至第八样品的ESL、以及输入端口 Pl和输出端口 P2之间的插入损失(S21)进行了测定。首先，对各样品的条件进行说明。
尺寸1.60mm(L) X0. 85mm(W) X I. 70mm(T)内部导体以及外部电极的材料Cu陶瓷层的相对介电常数(e ) :27元件厚(内部导体30、31的间隔)122um外层厚度(从内部导体30a、31a至层叠体11的上面SI的距离以及从内部导体
30c、31c至层叠体11的下面S2的距离)88iim表I是示出各样品的条件的表。表I
权利要求
1.一种电子部件，其特征在于具备 长方体状的层叠体，其由多个电介质层层叠而形成； 多个第一电容导体，其分别设置在不同的所述电介质层上； 多个第一引出导体，其分别与各所述第一电容导体连接，并且引出至所述层叠体的第一端面； 多个第三引出导体，其分别与各所述第一电容导体连接，且引出至所述层叠体的第一侧面，并且不与所述第一引出导体接触； 多个第二电容导体，其分别设置在不同的所述电介质层上； 多个第二引出导体，其分别与各所述第二电容导体连接，并且引出至所述层叠体的第二端面； 多个第四引出导体，其分别与各所述第二电容导体连接，且引出至所述第一侧面，并且不与所述第二引出导体接触； 第三电容导体，其设置所述电介质层上，并且隔着所述电介质层与所述第一电容导体以及所述第二电容导体对置； 第一外部电极，其跨所述第一端面、所述第一侧面以及所述层叠体的底面而设置，并且与所述多个第一引出导体以及所述多个第三引出导体连接；和 第二外部电极，其跨所述第二端面、所述第一侧面以及所述底面而设置，并且与所述多个第二引出导体以及所述多个第四引出导体连接。
2.一种电子部件，其特征在于具备 长方体状的层叠体，其由多个电介质层层叠而形成； 多个第一电容导体，其分别设置在不同的所述电介质层上； 多个第一引出导体，其分别与各所述第一电容导体连接，并且引出至所述层叠体的第一端面； 多个第三引出导体，其分别与各所述第一电容导体连接，且引出至所述层叠体的第一侧面，并且不与所述第一引出导体接触； 多个第二电容导体，其分别设置在不同的所述电介质层上，并且隔着所述电介质层与所述多个第一电容导体对置； 多个第二引出导体，其分别与各所述第二电容导体连接，并且引出至所述层叠体的第二端面； 多个第四引出导体，其分别与各所述第二电容导体连接，且引出至所述第一侧面，并且不与所述第二引出导体接触； 第一外部电极，其跨所述第一端面、所述第一侧面以及所述层叠体的底面而设置，并且与所述多个第一引出导体以及所述多个第三弓I出导体连接；和 第二外部电极，其跨所述第二端面、所述第一侧面以及所述底面而设置，并且与所述多个第二引出导体以及所述多个第四引出导体连接。
3.根据权利要求I或2所述的电子部件，其特征在于 所述第一侧面中的所述第一外部电极与所述第二外部电极的间隔小于所述底面中的该第一外部电极与该第二外部电极之间的间隔。
4.根据权利要求I至3中任意一项所述的电子部件，其特征在于在所述第一侧面，所述第一外部电极与所述第二外部电极之间不设置保持与该第一外部电极的电位以及该第二外部电极的电位不同的电位的外部电极。
5.根据权利要求I至4中任意一项所述的电子部件，其特征在于， 还具备 多个第五引出导体，其分别与各所述第一电容导体连接，并且引出至所述层叠体的第二侧面；以及 多个第六引出导体，其分别与各所述第二电容导体连接，并且引出至所述第二侧面，其中，所述第一外部电极跨所述第一端面、所述第一侧面、所述第二侧面以及所述底面而设置，并且与所述多个第五引出导体连接， 所述第二外部电极跨所述第二端面、所述第一侧面、所述第二侧面以及所述底面而设置，并且与所述多个第六引出导体连接。
6.一种基板模块，其特征在于，具备 电路基板，其包含第一焊盘以及第二焊盘；和 安装于所述电路基板的权利要求I至5的任意一项所述的电子部件， 其中，所述第一外部电极与所述第一焊盘连接， 所述第二外部电极与所述第二焊盘连接。
全文摘要
本发明提供一种电子部件以及基板模块，能够降低高频频带中的插入损失。层叠体(11)中内置有用于形成电容器的电容导体(18、19)以及内部导体(32)。第一外部电极经由引出导体(20、22、23)与电容导体(18)连接。第二外部电极经由引出导体(21、24、25)与电容导体(19)连接。内部导体(32)与电容导体(18、19)相对置。
文档编号H01G4/005GK102623179SQ20121001554
公开日2012年8月1日 申请日期2012年1月18日 优先权日2011年1月28日
发明者川口庆雄, 黑田誉一 申请人:株式会社村田制作所