专利名称：绝缘栅双极型晶体管的制作方法
技术领域：
本发明涉及半导体制造及设计领域，更具体地说，本发明涉及一种绝缘栅双极型晶体管的制造。
背景技术：
绝缘栅双极型晶体管IGBT (Insulated Gate Bipolar Transistor)是场效应晶体管(MOSFET)和双极型晶体管(BJT)相结合的产物。其主体部分与BJT相同，也有集电极和发射极，而控制极的结构却与MOSFET相同，是绝缘栅结构，也称为栅极。绝缘栅双极型晶体管兼有MOS晶体管的高输入阻抗和BJT的低导通压降两方面的优点。
图I示意性地示出了根据现有技术的绝缘栅双极型晶体管的结构。如图I所示，一般，绝缘栅双极型晶体管包括发射极I (例如是P型发射区)、集电极2 (例如P型集电区)以及栅极5 ;其中，发射极I和集电极2之间布置了漂移区3 (例如是N型漂移区)和缓冲区4。P型发射区I与N型漂移区3之间存在第一个PN结(即N型掺杂浓度等于P型掺杂浓度)，N型漂移区3与P型集电区2之间存在第二个PN结；P型发射区I与MOSFET的源极之间存在第三个PN结。击穿电压(Breakdown Voltage，BV)是绝缘栅双极型晶体管的一个重要的电参数。具体地说，击穿电压的定义为在衬底底端加正电压由O至高进行扫描，当电流倍增时的电压值(电流一般达到le-5A/cm2)，即称为该器件的击穿电压，其中在衬底加正电压时，最下端的第一个PN结正向导通，而由下至上的第二个PN结反向耗尽，其实绝缘栅双极型晶体管的击穿电压即为该第二个PN结的反向击穿电压。但是，现有技术的绝缘栅双极型晶体管无法在保证关态的击穿电压BV特性以及导通压降特性不会退化的情况下有很快的切换速度。因此，希望提供一种能够在保证关态的击穿电压BV特性以及导通压降特性不会退化的情况下改善切换速度的绝缘栅双极型晶体管。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在保证关态的击穿电压BV特性和导通压降特性不会退化的情况下改善切换速度的绝缘栅双极型晶体管。根据本发明，提供了一种绝缘栅双极型晶体管，其包括集电极、漂移区、缓冲区、发射极以及栅极，其中所述发射区与所述漂移区之间形成了第一个PN结，所述漂移区与所述集电区之间形成了第二个PN结，所述发射区与所述MOSFET的源极之间形成了第三个PN结；并且其中，所述缓冲区包括第一掺杂区域和第二掺杂区域，其中所述第一掺杂区域的掺杂浓度小于所述第二掺杂区域的掺杂浓度，并且所述第一掺杂区域和所述第二掺杂区域在所述缓冲区中交错布置。
优选地，所述集电极是P型集电极；所述漂移区是N型漂移区；所述发射极是P型集发射极。
优选地，所述集电区中掺杂了浓度为lel9的硼掺杂。
优选地，所述第一掺杂区域的掺杂浓度为lel7，所述第二掺杂区域的掺杂浓度为lel8。本发明提供了一种能够在保证关态的击穿电压特性以及导通压降特性不会退化的情况下改善切换速度的绝缘栅双极型晶体管。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了根据现有技术的绝缘栅双极型晶体管的结构。图2示意性地示出了根据本发明实施例的绝缘栅双极型晶体管的结构。图3示意性地示出了根据本发明实施例的绝缘栅双极型晶体管的测试电路。图4示意性地示出了对根据现有技术的绝缘栅双极型晶体管以及根据本发明实施例的绝缘栅双极型晶体管的模拟测试结果。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。图2示意性地示出了根据本发明实施例的绝缘栅双极型晶体管的结构。如图2所示，根据本发明实施例的绝缘栅双极型晶体管同样包括发射极I (例如是P型发射区)、集电极2 (例如P型集电区，例如浓度为lel9的硼掺杂)以及栅极5 ;其中，发射极I和集电极2之间布置了漂移区3 (例如是N型漂移区)和缓冲区。发射区I与漂移区3之间形成了第一个PN结(例如，N型掺杂浓度等于P型掺杂浓度)，漂移区3与集电区2之间形成了第二个PN结；发射区I与MOSFET的源区之间形成了第三个PN结。但是，与图I所示的现有技术不同的是，在图I所示的现有技术中，缓冲区4是一个均匀掺杂的掺杂层，例如掺杂成N型的缓冲区4 ;相反，根据本发明实施例的绝缘栅双极型晶体管的缓冲区包括两种掺杂区域第一掺杂区域41和第二掺杂区域42，其中第一掺杂区域41的掺杂浓度小于第二掺杂区域42的掺杂浓度，并且第一掺杂区域41和第二掺杂区域42在缓冲区中交错布置。在一个优选实施例中，第一掺杂区域41的掺杂浓度为lel7，第二掺杂区域42的掺杂浓度为lel8。进一步地，可对根据现有技术的绝缘栅双极型晶体管以及根据本发明实施例的绝缘栅双极型晶体管进行模拟测试。图3示意性地示出了根据本发明实施例的绝缘栅双极型晶体管的模拟测试电路。
如图3所示，绝缘栅双极型晶体管的栅极5上施加电压范围为OV至IOV的栅极电压Vg，发射极I接地，集电极2通过电阻Rl连接至电压大小为200V的集电电压Ne。图4示意性地示出了利用图3所示的测试电路对根据现有技术的绝缘栅双极型晶体管以及根据本发明实施例的绝缘栅双极型晶体管的模拟测试结果。其中，横坐标表示时间，纵坐标表示流经绝缘栅双极型晶体管的电流。
其中的第一曲线Cl示出了根据现有技术的绝缘栅双极型晶体管的特性。其中的第二曲线C2示出了根据本发明实施例的绝缘栅双极型晶体管的集电区中掺杂了浓度为lel9的硼掺杂、第一掺杂区域41的掺杂浓度为lel7、第二掺杂区域41的掺杂浓度为lel8的情况下的特性。如图4中上方椭圆所标识的区域所示，根据本发明实施例的绝缘栅双极型晶体管的由关态至开态的切换损耗改善了将近59%，如图4中下方椭圆所标识的区域所示，根据本发明实施例的绝缘栅双极型晶体管的由开态至关态的切换损耗改善了将近51%。这是通过利用增大了掺杂浓度的第二掺杂区域41来吸引漂移区中的残存的空穴来实现的。另一方面，通过测试，根据本发明实施例的绝缘栅双极型晶体管的导通压降和击穿电压与根据现有技术的绝缘栅双极型晶体管相比并未衰退。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种绝缘栅双极型晶体管，其包括集电极、漂移区、缓冲区、发射极以及栅极，其中所述发射区与所述漂移区之间形成了第一个PN结，所述漂移区与所述集电区之间形成了第二个PN结，所述发射区与所述场效应晶体管(MOSFET)的源区之间形成了第三个PN结；其特征在于，所述缓冲区包括第一掺杂区域和第二掺杂区域，其中所述第一掺杂区域的掺杂浓度小于所述第二掺杂区域的掺杂浓度，并且所述第一掺杂区域和所述第二掺杂区域在所述缓冲区中交错布置。
2.根据权利要求I所述的绝缘栅双极型晶体管，其特征在于，所述集电极是P型集电极；所述漂移区是N型漂移区；所述发射极是P型集发射扱。
3.根据权利要求I或2所述的绝缘栅双极型晶体管，其特征在于，所述集电区中掺杂了浓度为lel9的硼掺杂。
4.根据权利要求I或2所述的绝缘栅双极型晶体管，其特征在于，所述第一掺杂区域的掺杂浓度为lel7，所述第二掺杂区域的掺杂浓度为lel8。
全文摘要
根据本发明提供的绝缘栅双极型晶体管包括集电极、漂移区、缓冲区、发射极以及栅极，其中所述发射区与所述漂移区之间形成了第一个PN结，所述漂移区与所述集电区之间形成了第二个PN结，所述发射区与所述场效应晶体管的源区之间形成了第三个PN结；并且其中，所述缓冲区包括第一掺杂区域和第二掺杂区域，其中所述第一掺杂区域的掺杂浓度小于所述第二掺杂区域的掺杂浓度，并且所述第一掺杂区域和所述第二掺杂区域在所述缓冲区中交错布置。本发明提供了一种能够在保证关态的击穿电压特性以及导通压降特性不会退化的情况下改善切换速度的绝缘栅双极型晶体管。
文档编号H01L29/06GK102637724SQ20121009354
公开日2012年8月15日 申请日期2012年3月31日 优先权日2012年3月31日
发明者唐树澍, 苟鸿雁 申请人:上海宏力半导体制造有限公司