专利名称：叠栅SiC-MIS电容的制作方法
技术领域：
本发明属于微电子技术领域，涉及半导体器件的制作，特别是一种叠栅SiC-MIS电容的制作方法，以在可以接受的界面态密度条件下改善器件的击穿特性，以提高其在高温、大功率应用时的可靠性。
背景技术：
SiC具有独特的物理、化学及电学特性，是在高温、高频、大功率及抗辐射等极端应用领域极具发展潜力的半导体材料。SiC功率MOSFET的最佳工作状态与栅介质绝缘层界面特性及体特性紧密相关。SiO2和SiC界面高界面态导致沟道迁移率低、开关速度慢、影响器件迁移率，还会增大泄漏电流，导致阈值电压和低频1/f噪声的增加等，目前在制作高可靠性SiC-MOS电容方面存在以下问题利用热氧化方法制作的SiC-MOS电容具有很高的界面态密度，另外，高场应力下，SiC上氧化层中的F-N电流将变得很大，尤其是在高温工作时热SiO2中存在漏电流增大和介质击穿电场EBD漂移现象，这就加速了氧化层的失效，从此既可以看出热氧化方法并非是一种理想的栅介质技术。为改善SiC-MOS电容界面性质以及提高栅介质可靠性，目前的主要方法集中在退火工艺的研究上，如传统的Ar、H2退火、氮氧化物退火(N0、N20)，氧化前N离子注入，而这些都是通过在界面处导入更多的Ar、H及N元素的原理以降低界面态密度，但是通过实验发现，这些方法导入元素的比例非常小，界面态密度并不能被很好的降低；另外为提高栅介质可靠性采用一些高K材料如Gd203、Hf02、AlN、Si3N4等做栅介质，但是研究表明，在以这些栅介质材料做成的SiC-MIS电容仍旧存在很高的栅泄漏电流。
发明内容
本发明的目的在于针对上述工艺的不足，提出一种叠栅SiC-MIS电容的制作方法，以降低SiC-MIS电容栅介质层泄漏电流，降低SiC和SiO2界面态密度，提高SiC-MIS电容的击穿电压，改善SiC-MIS电容在高温、大功率应用时的可靠性。为实现上述目的，本发明的给出如下两种技术方案技术方案一，一种叠栅SiC-MIS电容的制作方法，包括以下步骤第一步对N型SiC外延片样品的表面进行标准湿法工艺清洗第二步在SiC外延片样品正面的外延面制作氮化二氧化硅膜，形成底层栅介质(2a)将表面清洗处理后的SiC外延片样品在温度为750°C的N2环境中推入氧化炉恒温区进行升温；(2b)当温度升至1180°C时，通入纯氧气，在干氧条件下氧化SiC外延片样品正面IOmin,生成厚度为8nm的SiO2氧化膜；(2c)在电子回旋共振ECR-PE MOCVD系统中对已生成的SiO2氧化膜进行氮等离子体处理，工艺条件为微波功率650土 50W，温度为600±50°C，N2流量为70土 lOsccm，等离子体处理时间为7. 5min ；
第三步，淀积Al2O3栅介质薄膜，形成上层栅介质(3a)将进行氮等离子体处理后的SiC样品放入原子层淀积反应室中，以三甲基铝TMA和H2O为源生长Al2O3薄膜，设置温度为300±50°C，气压为2Torr ；(3b)对生长完氮化SiO2膜的样品表面先进行I. 5秒的TMA脉冲冲洗，再依次进行2. 5秒的N2脉冲冲洗、I. 0秒的水蒸气脉冲冲洗和3. 0秒的N2脉冲冲洗；(3c)对冲洗后的样品重复进行200个周期的Al2O3薄膜淀积，得到厚度为20nm的Al2O3薄膜；第四步在淀积完Al2O3薄膜的SiC样品背面制作衬底电极(4a)将淀积完Al2O3薄膜的SiC样品置于电子束蒸发室中，蒸发室的真空度为
1.6 X ICT3Pa,蒸发速率为 0. 3nm/s ；(4b)在淀积完Al2O3薄膜的SiC样品背面蒸发三种金属Ti/Ni/Au做衬底电极，其厚度分别为30nm、250nm和200nm ；(4c)最后将做完衬底电极的SiC样品置于退火炉中在950°C下进行合金退火30分钟；第五步在制作完衬底电极的SiC样品正面制作栅电极，完成SiC-MIS电容的制作。技术方案二，一种叠栅SiC-MIS电容的制作方法，包括以下步骤第I步对N型SiC外延片样品的表面进行标准湿法工艺清洗第2步在清洗后的SiC外延片样品背面进行衬底电极之前的处理2a)在表面清洗处理过的SiC样品背面通过热氧化方法生长厚度为IOnm的SiO2氧化膜；2b)用5%的HF酸对已生成的SiO2氧化膜进行清洗；2c)将清洗后的SiC样品在沸水中浸泡lOmin，再用去离子水清洗；第3步在SiC外延片正面外延面制作氮化二氧化硅膜，形成底层栅介质3a)将正反面处理后的SiC样品置入温度为750°C的N2环境的氧化炉恒温区进行升温；3b)当温度升至1180°C时，通入纯氧气，在干氧条件下氧化SiC外延片表面lOmin，在SiC样品正面生成厚度为8nm的SiO2氧化膜；3c)在电子回旋共振ECR-PE MOCVD系统中，对已生成的SiO2氧化膜进行氮等离子体处理，工艺条件为微波功率650土 50W，温度为600±50°C，N2流量为70土 lOsccm，等离子体处理时间为7. 5min ；第4步，淀积Al2O3栅介质薄膜，形成上层栅介质4a)将进行氮等离子体处理后的SiC样品放入原子层淀积反应室中，以三甲基铝TMA和H2O为源，在生长完氮化SiO2的表面生长Al2O3薄膜，设置温度为300±50°C，气压为2Torr ；4b)对生长完氮化SiO2膜的样品表面先进行I. 5秒的TMA脉冲冲洗，再依次进行 2.5秒的N2脉冲冲洗、I. O秒的水蒸气脉冲冲洗和3. O秒的N2脉冲冲洗；4c)对冲洗后的SiC样品重复进行200个周期的Al2O3薄膜淀积，得到厚度为20nm的Al2O3薄膜；
第5步在淀积完Al2O3薄膜的SiC样品背面制作衬底电极5a)将淀积完Al2O3薄膜的SiC样品置于电子束蒸发室中，蒸发室的真空度为
I.6 X ICT3Pa,蒸发速率为 0. 3nm/s ；5b)在SiC样品背面蒸发厚度为30nm/250nm/200nm的三种金属Ti/Ni/Au做衬底电极； 第6步在制作完衬底电极的SiC样品正面制作栅电极，完成SiC-MIS电容的制作。本发明与现有技术相比具有如下优点(I)本发明由于在SiC表面生成超薄SiO2氧化膜做底层栅介质，可以极大的减小栅泄漏电流，改善氧化层的击穿特性和可靠性。(2)本发明由于通过等离子体的方式对超薄SiO2氧化膜进行氮化，不但可以提高氮元素的含量，而且可以形成较强的Si-N键和O-N键，使得SiC和SiO2界面及其附近的氧化层得到了一定程度的硬化，改善SiC和SiO2界面特性。
图I是本发明的实施例I的制备流程图；图2是本发明实施例2的制备流程图。
具体实施例方式参照图I，本实例的实现步骤如下步骤1，采用标准清洗方法RCA对4H_SiC N型外延片样品进行表面清洗(Ia)将4H_SiC N型外延片样品依次浸在丙酮，无水乙醇中各5min，再用去离子水DIW冲洗，以去除外延片样品表面的油脂；(Ib)将第一次清洗后的SiC样品置于H2SO4 H2O2 = I I的溶液中，浸泡15min，然后用去离子水冲洗；(Ic)将第二次清洗后的SiC样品置于HF H2O = I 10的溶液中浸泡lmin，以漂去自然氧化层，并用去离子水冲洗；(Id)将第三次清洗后的SiC样品浸在NH4OH H2O2 DIff = 3 3 10的溶液中煮沸，再用去离子水冲洗；(Ie)将第四次清洗后的SiC样品置于HF H2O = I 10的溶液中浸泡30s，并用去离子水冲洗；(If)将第五次清洗后的SiC样品在HCl H2O2 DIff = 3 3 10的溶液中煮沸，用去离子水冲洗；(Ie)将第六次清洗后的SiC样品在HF H2O = I 10的溶液中浸泡30s，并用去离子水冲洗，最后用N2枪吹干。步骤2，制备超薄SiO2氧化膜，形成底层栅介质。(2a)将表面处理过的SiC样品置于氧化炉中，在温度为750°C的N2环境中推入氧化炉恒温区中；(2b)按3°C /min速率对恒温区进行升温；
(2c)当温度升至1180°C时通入氧气,氧气流量为0. 51/min,在纯干氧条件下氧化SiC样品表面IOmin,在SiC样品正面生成厚度为8nm的SiO2氧化膜。步骤3，氮化SiO2氧化膜。将生长完SiO2氧化膜的SiC样品置于电子回旋共振ECR-PE MOCVD系统中，在微波功率为650±50W，温度为600±50°C，N2流量为70± IOsccm的工艺条件下，对SiO2氧化膜进行氮等离子体处理7. 5min。步骤4,淀积Al2O3薄膜,形成顶层栅介质。(4a)将生长完氮化SiO2氧化膜的SiC样品置于原子层淀积反应室中，以三甲基铝 TMA和H2O为源，设置温度为300±50°C，气压为2Torr ；(4b)在已经生长的氮化SiO2氧化膜表面进行I. 5秒的三甲基铝TMA脉冲冲洗，(4c)对进行过三甲基铝TMA冲洗过的SiC样品进行2. 5秒的N2脉冲冲洗；(4d)对进行过N2脉冲冲洗过的SiC样品进行I. 0秒的水蒸气脉冲冲洗；(4e)对进行过水蒸气脉冲冲洗过的SiC样品进行3. 0秒的N2脉冲冲洗；(4f)对经过N2冲洗后的SiC样品重复进行200个周期的Al2O3薄膜淀积，得到厚度为20nm的Al2O3薄膜。步骤5，制备衬底电极。(5a)将生长完Al2O3薄膜的SiC样品置于电子束蒸发室中，反应室真空度为
I.6 X l(T3Pa，以0. 3nm/s的速率在SiC样品背面蒸发厚度为30nm/250nm/200nm的三种金属Ti/Ni/Au做衬底电极。(5b)将制备完衬底电极的SiC样品在1000°C下，合金退火30分钟。步骤6，制备栅电极。(6a)在SiC样品正面涂光刻胶；(6b)甩光刻胶，然后对甩过胶的SiC样品在80±5°C下进行前烘；前烘时间为10 15min ；(6c)利用栅光刻版对前烘之后的SiC样品曝光；(6d)在正性显影液中显影，溶液温度为20±1°C，显影时间为85±5s ；(6e)将显影之后的SiC样品在超纯水进行坚膜，水温度为20土1°C，坚膜时间为85±5s ；(6f)在等离子体去胶机中去掉曝光过的光刻胶，露出有效栅区域；(6g)将去过胶的SiC样品置于电子束蒸发室中，反应室真空度1.6X10_3Pa，以0. 3nm/s的速率在去过胶的SiC样品正面大面积电子束蒸发Ti/Au金属做栅，蒸发其中Ti金属的厚度为200A，Au金属的厚度为2400A;(6h)将蒸发过金属的SiC样品在丙酮中浸泡，溶液温度为20土1°C，浸泡时间为4h± Ih,然后在丙酮中超声1±0. 5min,剥离金属形成栅图形,最后用丙酮和酒精清洗各一次进行剥离之后的SiC样品表面清洗。实施例2参照图2，本实例的实现步骤如下步骤A，采用标准清洗方法RCA对4H_SiC N型外延片样品进行表面清洗(Al)将4H-SiC N型外延片样品依次浸在丙酮，无水乙醇中各5min，再用去离子水DIW冲洗，以去除外延片样品表面的油脂；(A2)将第一次清洗后的SiC样品置于H2SO4 H2O2 = I I的溶液中，浸泡15min，然后用去离子水冲洗；(A3)将第二次清洗后的SiC样品置于HF H2O = I 10的溶液中浸泡lmin，以漂去自然氧化层，并用去离子水冲洗；(A4)将第三次清洗后的SiC样品浸在NH4OH H2O2 DIff = 3 3 10中溶液中煮沸，用去离子水冲洗；(A5)将第四次清洗后的SiC样品在HF H2O = I 10溶液中浸泡30s，并用去离子水冲洗；(A6)将第五次清洗后的SiC样品在HCl H2O2 DIff = 3 3 10溶液中煮沸，用去离子水冲洗；(A7)将第六次清洗后的SiC样品在HF H2O = I 10溶液中浸泡30s，并用去离子水冲洗，用N2枪吹干。步骤B，对SiC样品背面制作衬底电极之前的处理(BI)将表面清洗处理过的SiC样品置于氧化炉中，使氧化温度升至1050°C，在干氧气氛中在SiC样品背面生长厚度为IOnm的SiO2氧化膜；(B2)用5 %的HF酸对生成的SiO2氧化膜进行清洗；(B3)将清洗后的SiC样品在沸水中浸泡lOmin，再用去离子水清洗。步骤C，制备超薄SiO2氧化膜，形成底层栅介质(Cl)将表面处理过的SiC样品置于氧化炉中，在温度为750°C的N2环境中推入氧化炉恒温区；(C2)按照3°C /min速率，对氧化炉恒温区的温度进行升温；(C3)当氧化炉恒温区的温度至1180°C时，按照0. 51/min的流量通入氧气，在纯干氧条件下氧化SiC样品表面lOmin，在SiC样品正面生成厚度为8nm的SiO2氧化膜。步骤D，SiO2氧化膜的氮化将生长完氧化膜的SiC样品置于电子回旋共振ECR-PE MOCVD系统中，对SiO2氧化膜进行氮等离子体处理，其工艺条件为微波功率650±50W，温度为600±50°C，N2流量为70± IOsccm,等离子体处理时间为7. 5min。步骤E,淀积Al2O3薄膜,形成顶层栅介质(El)将生长完氮化SiO2氧化膜的SiC样品置于原子层淀积反应室中，以三甲基铝TMA和H2O为源，设置温度为300±50°C，气压为2Torr ；(E2)在已经生长的氮化SiO2氧化膜表面进行I. 5秒的三甲基铝TMA脉冲冲洗，(E3)对进行过三甲基铝TMA冲洗过的SiC样品进行2. 5秒的N2脉冲冲洗；(E4)对进行过N2脉冲冲洗过的SiC样品进行I. O秒的水蒸气脉冲冲洗；(E5)对进行过水蒸气脉冲冲洗过的SiC样品进行3. O秒的N2脉冲冲洗；(E6)对经过N2冲洗后的SiC样品重复进行200个周期的Al2O3薄膜淀积，得到厚 度为20nm的Al2O3薄膜。步骤F，衬底电极的制备(Fl)将生长完Al2O3薄膜的SiC样品置于真空度为1.6X10_3Pa的电子束蒸发室中；(F2)在SiC样品背面按照0. 3nm/s的速率蒸发三种金属Ti/Ni/Au做衬底电极，即Ti的厚度为30nm，Ni的厚度为250nm，Au的厚度为200nm。步骤G，栅电极的形成(Gl)在SiC样品正面涂光刻胶；(G2)甩光刻胶，然后对甩过胶的SiC样品在80±5°C下前烘10 15min ；(G3)利用栅光刻版对前烘之后的SiC样品曝光； (G4)在正性显影溶液中显影，溶液温度为20±1°C，显影时间为85±5s ；(G5)将显影之后的SiC样品在超纯水进行坚膜，水温度为20土1°C，坚膜时间为85±5s ；(G6)在等离子体去胶机中去掉曝光过的光刻胶，露出有效栅区域；(G7)将去胶过的SiC样品置于真空度为1.6X10_3Pa的电子束蒸发室中，以0. 3nm/s的速率在去过胶的SiC样品正面大面积电子束蒸发Ti/Au金属做栅，蒸发其中Ti金属的厚度为200A，Au金属的厚度为2400A;(G8)将蒸发过金属的SiC样品在温度为20±1°C的丙酮中浸泡4h±lh，然后在丙酮中超声1±0. 5min,剥离金属形成栅图形；(G9)对剥离之后的SiC样品依次用丙酮和酒精进行表面清洗。
权利要求
1.一种叠栅SiC-MIS电容的制作方法，包括以下步骤第一步对N型SiC外延片样品的表面进行标准湿法工艺清洗第二步在清洗后的SiC外延片样品正面的外延面制作氮化二氧化硅膜，形成底层栅介质(2a)将表面清洗处理后的SiC样品在温度为750°C的N2环境中，推入氧化炉恒温区进行升温；(2b)当温度升至1180°C时，通入纯氧气，在干氧条件下氧化SiC外延片正面lOmin，生成厚度为8nm的SiO2氧化膜；(2c)在电子回旋共振ECR-PE MOCVD系统中对已生成的SiO2氧化膜进行氮等离子体处理，工艺条件为微波功率650土50W，温度为600±50°C，N2流量为70土 lOsccm，等离子体处理时间为7. 5min ；第三步，淀积Al2O3栅介质薄膜，形成上层栅介质(3a)将进行氮等离子体处理后的SiC样品放入原子层淀积反应室中，以三甲基铝TMA 和H2O为源，设置温度为300±50°C，气压为2Torr ；(3b)对SiC样品表面先进行I. 5秒的TMA脉冲冲洗，再依次进行2. 5秒的N2脉冲冲洗、 I. 0秒的水蒸气脉冲冲洗和3. 0秒的N2脉冲冲洗；(3c)对冲洗后的SiC样品重复进行200个周期的Al2O3薄膜淀积，得到厚度为20nm的 Al2O3薄膜；第四步在淀积完Al2O3薄膜的SiC样品背面制作衬底电极(4a)将淀积完Al2O3薄膜的SiC样品置于电子束蒸发室中，蒸发室的真空度为.1.6 X ICT3Pa,蒸发速率为 0. 3nm/s ；(4b)在SiC样品背面蒸发三种金属Ti/Ni/Au做衬底电极，其厚度分别为30nm、250nm 和 200nm ；(4c)最后将做完衬底电极的SiC样品置于退火炉中在950°C下合金退火30分钟； 第五步在制作完衬底电极的SiC样品正面制作栅电极，完成SiC-MIS电容的制作。
2.根据权利I所述的方法，其中第一步所述的对N型SiC外延片样品表面进行标准湿法工艺清洗，按如下步骤进行第一次清洗将SiC样品先浸在丙酮中5min，再浸在无水乙醇中5min，然后用去离子水冲洗；第二次清洗将SiC样品浸在H2SO4 H2O2 = I I的溶液中15min，然后用去离子水冲洗；第三次清洗将SiC样品浸在HF : H2O = I 10的溶液中lmin，以漂去自然氧化层， 然后用去离子水冲洗；第四次清洗将SiC样品浸在NH4OH H2O2 DIff = 3 3 10中溶液中煮沸，然后用去离子水冲洗；第五次清洗将SiC样品浸在HF : H2O = I : 10溶液中30s，然后用去离子水冲洗； 第六次清洗将SiC样品浸在HCl H2O2 DIff = 3 3 10溶液中煮沸，然后用去离子水冲洗；第七次清洗将SiC样品浸在HF H2O= I 10溶液中30s，然后用去离子水冲洗，并用N2枪吹干。
3.根据权利要求I所述的制备叠栅介质SiC-MIS电容的方法，其中第五步所述的在制作完衬底电极的SiC样品正面制作栅电极，按如下步骤进行 (5a)涂光刻胶，并光刻出栅区域； (5b)将SiC样品放入电子束蒸发反应室中，在SiC样品正面蒸发厚度为200A/2400A的Ti/Au两种金属做栅金属； (5c)对淀积的金属进行剥离实现栅图形。
4.一种叠栅SiC-MIS电容的制作方法，包括以下步骤 第I步对N型SiC外延片样品的表面进行标准湿法工艺清洗 第2步在清洗后的SiC外延片样品背面进行衬底电极之前的处理 2a)在表面清洗处理过的SiC样品背面通过热氧化方法生长厚度为IOnm的SiO2氧化膜； 2b)用5%的HF酸对SiO2氧化膜进行清洗； 2c)将清洗后的SiC样品在沸水中浸泡lOmin，再用去离子水清洗； 第3步在SiC外延片正面外延面制作氮化二氧化硅膜，形成底层栅介质 3a)将正反面处理后的SiC样品置入温度为7501的N2环境的氧化炉恒温区进行升温； 3b)当温度升至1180°C时，通入纯氧气，在干氧条件下氧化SiC外延片表面lOmin，在SiC样品正面生成厚度为8nm的SiO2氧化膜； 3c)在电子回旋共振ECR-PE MOCVD系统中，对已生成的SiO2氧化膜进行氮等离子体处理，工艺条件为微波功率650土50W，温度为600±50°C，N2流量为70土 lOsccm，等离子体处理时间为7. 5min ； 第4步，淀积Al2O3栅介质薄膜，形成上层栅介质 4a)将进行氮等离子体处理后的SiC样品放入原子层淀积反应室中，以三甲基铝TMA和H2O为源，设置温度为300±50°C，气压为2Torr ； 4b)对生长完氮化SiO2膜的样品表面先进行I. 5秒的TMA脉冲冲洗，再依次进行2. 5秒的N2脉冲冲洗、I. O秒的水蒸气脉冲冲洗和3. O秒的N2脉冲冲洗； 4c)对冲洗后的SiC样品重复进行200个周期的Al2O3薄膜淀积，得到厚度为20nm的Al2O3薄膜； 第5步在淀积完Al2O3薄膜的SiC样品背面制作衬底电极 5a)将淀积完Al2O3薄膜的SiC样品置于电子束蒸发室中，蒸发室的真空度为I.6 X ICT3Pa,蒸发速率为 0. 3nm/s ； 5b)在SiC样品背面蒸发厚度为30nm/250nm/200nm的三种金属Ti/Ni/Au做衬底电极； 第6步在制作完衬底电极的SiC样品正面制作栅电极，完成SiC-MIS电容的制作。
全文摘要
本发明公开了一种叠栅SiC-MIS电容的制作方法，主要解决SiC功率MIS器件栅泄漏电流过大、SiC和SiO2界面态密度过高以及击穿特性较差的问题。其制作过程是对N型SiC外延片进行标准湿法清洗；通过干氧氧化方法生长一层SiO2薄膜，形成底层栅介质；在ECR PE-MOCVD系统中对生长的SiO2薄膜进行N等离子体处理；利用原子层淀积ALD方法淀积Al2O3介质膜，形成顶层栅介质；电子束蒸发衬底金属形成零电极；最后剥离形成栅金属，完成器件的制作。本发明提高了SiC-MIS电容在高温高功率应用时的栅介质可靠性，可用于大规模SiC-MIS器件和电路的制作。
文档编号H01L21/334GK102629559SQ20121011831
公开日2012年8月8日 申请日期2012年4月20日 优先权日2012年4月20日
发明者刘莉, 杨银堂, 王德君, 马晓华 申请人:西安电子科技大学