专利名称：一种沟槽栅电荷存储型igbt的制作方法
技术领域：
本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，具体涉及沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)。
背景技术：
绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用 对电力电子系统性能的提升起到了极为重要的作用。从IGBT发明以来，人们一直致力于改善IGBT的性能。经过二十几年的发展，相继提出了 6代IGBT器件结构，使器件性能得到了稳步的提升。第6代的沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)由于采用了 N型电荷存储层结构，使IGBT器件靠近栅极和发射极位置的载流子浓度分布得到了极大的改善，从而提高了 N型漂移区的电导调制，使IGBT获得了低的正向导通压降。对于CSTBT器件，N型电荷存储层的掺杂浓度越高，正向导通压降越小；同时电荷存储层的存在，改善了 N型漂移区的载流子分布，在一定的正向导通压降下，可获得小的关断时间。因此，CSTBT器件具有较好的正向导通压降和关断时间的折中。但是，对于CSTBT器件结构，由于较高掺杂浓度的N型电荷存储层的存在，使器件的击穿电压显著降低，N型电荷存储层的掺杂浓度越高，器件的击穿电压越小。N型电荷存储层掺杂浓度对器件击穿电压的影响限制了 CSTBT结构击穿电压、正向导通压降和关断时间的优化折中。
发明内容
为了抑制N型电荷存储层掺杂浓度对器件击穿电压的不利影响，进一步提升CSTBT器件的性能，本发明提供一种高性能的沟槽栅电荷存储型IGBT。本发明在传统沟槽栅电荷存储型IGBT器件结构的基础上(如图I所示)，在器件N—漂移区与N型电荷存储层之间引入一层P型埋层，通过P型埋层引入的附加PN结和电荷的电场调制作用，屏蔽了高掺杂N型电荷存储层对器件击穿电压的不利影响，从而使器件获得高的击穿电压；同时由于P型埋层对N型电荷存储层的电场屏蔽作用，使得本发明可采用较高的N型电荷存储层掺杂浓度，从而可增强器件N型漂移区内的电导调制并优化N型漂移区内的载流子分布，从而使器件获得更低的正向导通压降以及更好的正向导通压降和关断损耗的折中。基于此，通过器件参数的优化，本发明结构可实现更好的击穿电压、正向导通压降和关断时间的优化折中，可适用于从小功率到大功率的半导体功率器件和功率集成电路领域。本发明技术方案如下一种沟槽栅电荷存储型IGBT，如图2所示，包括P+集电极12，位于P+集电极12背面的金属集电极11，位于P+集电极12正面的N+电场阻止层13，位于N+电场阻止层13表面的f漂移区14，位于f漂移区14顶部中间的P型基区21，位于P型基区21内部的两个N+接触区20，位于P型基区21内部且位于两个N+接触区20之间的P+接触区19，位于器件表面且与两个N+接触区20和P+接触区19接触的金属发射极18，分别位于器件两侧的两个槽型栅电极16，槽型栅电极16的底面通过栅极氧化层15与N—漂移区14相连，槽型栅电极16的侧面通过栅极氧化层15与N+接触区18、P型基区21和N型电荷存储层22相连，槽型栅电极16的顶面与金属发射极18之间通过栅电极和金属发射极之间的介质层17相绝缘；P型基区21与N_漂移区14之间具有N型电荷存储层22。所述沟槽栅电荷存储型IGBT还具有第一 P型埋层23，所述P型埋层23位于N型电荷存储层22与N_漂移区14之间。如图3所示，本发明提供的沟槽栅电荷存储型IGBT，所述金属发射极18下方还具有一个沟槽型介质材料体24 ;所述沟槽型介质材料体24穿过P+接触区19、P型基区21和N型电荷存储层22，其顶面与金属发射极18相连、底面与第一 P型埋层23相连。进一步地，如图4所示，所述沟槽型介质材料体24向下延伸入N_漂移区14 ;沟槽、型介质材料体24向下延伸部分与N_漂移区14之间通过第一 P型埋层23相连。更进一步地，如图5所示，所述沟槽型介质材料体24侧面和底面还具有一层导电材料25。上述各种技术方案中所述栅极氧化层15与漂移区14之间还可以具有第二 P型埋层(23);所述P+集电极12可以是电场终止结构、透明阳极结构或阳极短路结构；所述第一 P型埋层23可以是单层连续结构，也可以是单层非连续结构；所述第一、第二 P型埋层23的浓度、厚度、形状等可根据设计要求而相应变化；所述IGBT的半导体材料可采用硅(Si)、碳化硅(SiC)、砷化镓(GaAs)或者氮化镓(GaN)等，其电极和金属连线可以是铝、铜或者其它合适的金属或合金。本发明的有益效果表现在本发明提供的高性能沟槽栅电荷存储型IGBT通过P型埋层23的引入屏蔽了高掺杂N型电荷存储层22对器件击穿电压的不利影响，可实现更好的击穿电压、正向导通压降和关断时间的优化折中。本发明适用于从小功率到大功率的半导体功率器件和功率集成电路领域。
图I是传统的沟槽栅电荷存储型IGBT结构示意图。图2至图8是本发明提供的具有P型埋层的沟槽栅电荷存储型IGBT结构示意图。图I至图8中，11为金属集电极，12为P+集电极，13为N+电场阻止层，14为N_漂移区，15为栅极氧化层，16为栅电极，17为栅极和发射极之间的介质层，18为金属发射极，19为P+接触区，20为N+接触区，21为P型基区，22为N型电荷存储层，23为P型埋层，24为沟槽型介质材料体，25为导电材料层。图9是仿真获得的传统的沟槽栅电荷存储型IGBT和本发明提供的沟槽栅电荷存储型IGBT (图7结构)耐压和正向导通压降特性对比。图10是仿真获得的传统的沟槽栅电荷存储型IGBT和本发明提供的沟槽栅电荷存储型IGBT正向导通压降-关断损耗折中特性对比。
具体实施例方式一种沟槽栅电荷存储型IGBT，如图2所示，包括P+集电极12，位于P+集电极12背面的金属集电极11，位于P+集电极12正面的N+电场阻止层13，位于N+电场阻止层13表面的f漂移区14，位于f漂移区14顶部中间的P型基区21，位于P型基区21内部的两个N+接触区20，位于P型基区21内部且位于两个N+接触区20之间的P+接触区19，位于器件表面且与两个N+接触区20和P+接触区19接触的金属发射极18，分别位于器件两侧的两个槽型栅电极16，槽型栅电极16的底面通过栅极氧化层15与N—漂移区14相连，槽型栅电极16的侧面通过栅极氧化层15与N+接触区18、P型基区21和N型电荷存储层22相连，槽型栅电极16的顶面与金属发射极18之间通过栅电极和金属发射极之间的介质层17相绝缘；P型基区21与N_漂移区14之间具有N型电荷存储层22。所述沟槽栅电荷存储型IGBT还具有第一 P型埋层23，所述P型埋层23位于N型电荷存储层22与N_漂移区14之间。如图3所示，本发明提供的沟槽栅电荷存储型IGBT，所述金属发射极18下方还具有一个沟槽型介质材料体24 ;所述沟槽型介质材料体24穿过P+接触区19、P型基区21和N型电荷存储层22，其顶面与金属发射极18相连、底面与第一 P型埋层23相连。 进一步地，如图4所示，所述沟槽型介质材料体24向下延伸入N_漂移区14 ;沟槽型介质材料体24向下延伸部分与N_漂移区14之间通过第一 P型埋层23相连。更进一步地，如图5所示，所述沟槽型介质材料体24侧面和底面还具有一层导电材料25。上述各种技术方案中所述栅极氧化层15与N—漂移区14之间还可以具有第二 P型埋层(23);所述P+集电极12可以是电场终止结构、透明阳极结构或阳极短路结构；所述第一 P型埋层23可以是单层连续结构，也可以是单层非连续结构；所述第一、第二 P型埋层23的浓度、厚度、形状等可根据设计要求而相应变化；所述IGBT的半导体材料可采用硅
(Si)、碳化硅(SiC)、砷化镓(GaAs)或者氮化镓(GaN)等，其电极和金属连线可以是铝、铜或者其它合适的金属或合金。所述P型埋层23可以在传统的沟槽栅电荷存储型IGBT的N型电荷存储层形成之前，在硅片材料上通过离子注入和退火工艺引入一层P型层，然后再通过外延的方式生长一层N型材料形成。所述P型埋层23可以通过在传统的沟槽栅电荷存储型IGBT的N型电荷存储层形成之前通过高能离子注入和扩散/退火工艺直接形成。所述P型埋层23还可以通过在传统的电荷存储型IGBT的N型电荷存储层形成之后通过刻槽，离子注入，退火和沟槽填充工艺形成。刻槽工艺可以和传统的电荷存储型IGBT的栅极结构同时进行，也可以单独进行。图9是仿真获得的传统的沟槽栅电荷存储型IGBT和本发明提供的P型埋层沟槽栅电荷存储型IGBT(如图7所示)耐压和正向导通压降特性对比。图中P型埋层沟槽栅电荷存储型IGBT结构I与传统的沟槽栅电荷存储型IGBT具有相同的漂移区长度，P型埋层沟槽栅电荷存储型IGBT结构2具有较小的漂移区长度。从图中可以看出P型埋层沟槽栅电荷存储型IGBT具有较高的耐压并且随N型电荷存储层掺杂浓度的提高，耐压基本保持不变，但是对于传统沟槽栅电荷存储型IGBT耐压较小并且随N型电荷存储层掺杂浓度的提高耐压急剧降低。对于正向导通压降，两种结构的正向导通压降都随N型电荷存储层掺杂浓度的提高而降低。对于P型埋层沟槽栅电荷存储型IGBT由于可采用较高的N型电荷存储层掺杂浓度，因而可以在一定耐压下获得小的正向导通压降。对于P型埋层沟槽栅电荷存储型IGBT结构2，在一定的耐压下，由于具有较小的漂移区长度，正向导通压降更低。图10是仿真获得的传统的沟槽栅电荷存储型IGBT和本发明提供的P型埋层沟槽 栅电荷存储型IGBT正向导通压降-关断损耗折中特性对比。从图中可以与传统的沟槽栅电荷存储型IGBT结构相比，P型埋层沟槽栅电荷存储型IGBT结构具有更好的正向导通压降和关断损耗特性折中。
权利要求
1.一种沟槽栅电荷存储型IGBT，包括P+集电极(12)，位于P+集电极(12)背面的金属集电极(11)，位于P+集电极(12)正面的N+电场阻止层(13)，位于N+电场阻止层(13)表面的漂移区(14)，位于N_漂移区(14)顶部中间的P型基区(21)，位于P型基区(21)内部的两个N+接触区(20)，位于P型基区(21)内部且位于两个N+接触区(20)之间的P+接触区(19)，位于器件表面且与两个N+接触区(20)和P+接触区(19)接触的金属发射极(18)，分别位于器件两侧的两个槽型栅电极(16)，槽型栅电极(16)的底面通过栅极氧化层(15)与漂移区(14)相连，槽型栅电极(16)的侧面通过栅极氧化层(15)与N+接触区(18)、P型基区(21)和N型电荷存储层(22)相连，槽型栅电极(16)的顶面与金属发射极(18)之间通过栅电极和金属发射极之间的介质层(17)相绝缘；P型基区(21)与N—漂移区(14)之间具有N型电荷存储层(22)； 其特征在于，所述沟槽栅电荷存储型IGBT还具有第一 P型埋层(23)，所述第一 P型埋层(23)位于N型电荷存储层(22)与N—漂移区(14)之间。
2.根据权利要求I所述的沟槽栅电荷存储型IGBT，其特征在于，所述金属发射极(18)下方还具有一个沟槽型介质材料体(24);所述沟槽型介质材料体(24)穿过P+接触区(19)、P型基区(21)和N型电荷存储层(22)，其顶面与金属发射极(18)相连、底面与第一 P型埋层(23)相连。
3.根据权利要求2所述的沟槽栅电荷存储型IGBT，其特征在于，所述沟槽型介质材料体(24)向下延伸入N—漂移区(14);沟槽型介质材料体(24)向下延伸部分与N—漂移区(14)之间通过第一 P型埋层(23)相连。
4.根据权利要求3所述的沟槽栅电荷存储型IGBT，其特征在于，所述沟槽型介质材料体(24)侧面和底面还具有一层导电材料(25)。
5.根据权利要求I至4所述任一项沟槽栅电荷存储型IGBT，其特征在于，所述栅极氧化层(15)与N-漂移区(14)之间还具有第二 P型埋层(23)。
6.根据权利要求I至4所述任一项沟槽栅电荷存储型IGBT，其特征在于，所述P+集电极(12)为电场终止结构、透明阳极结构或阳极短路结构。
7.根据权利要求5所述的沟槽栅电荷存储型IGBT，其特征在于，所述第一P型埋层(23)为单层连续结构。
8.根据权利要求5所述的沟槽栅电荷存储型IGBT，其特征在于，所述第一P型埋层(23)为单层非连续结构。
9.根据权利要求6所述的沟槽栅电荷存储型IGBT，其特征在于，所述第一P型埋层(23)为单层连续结构。
10.根据权利要求6所述的沟槽栅电荷存储型IGBT，其特征在于，所述第一P型埋层(23)为单层非连续结构。
全文摘要
一种沟槽栅电荷存储型IGBT，属于功率半导体器件技术领域。本发明在传统的沟槽栅电荷存储型IGBT的基础上，在器件N型漂移区的上部引入一层P型埋层，通过P型埋层引入的附加PN结和电荷的电场调制作用，屏蔽了高掺杂N型电荷存储层对器件击穿电压的不利影响，从而使器件获得高的击穿电压。同时由于P型埋层对N型电荷存储层的电场屏蔽作用，本发明可采用较高的N型电荷存储层掺杂浓度，从而可增强器件N型漂移区内的电导调制并优化N型漂移区内的载流子分布，从而使器件获得更低的正向导通压降以及更好的正向导通压降和关断损耗的折中。本发明适用于从小功率到大功率的半导体功率器件和功率集成电路领域。
文档编号H01L29/739GK102683403SQ20121012336
公开日2012年9月19日 申请日期2012年4月24日 优先权日2012年4月24日
发明者任敏, 夏小军, 安俊杰, 张波, 张蒙, 张金平, 李泽宏, 李长安 申请人:电子科技大学