专利名称：滤波电路的制作方法
技术领域：
本发明涉及一种包含连接为T型的电感器的滤波电路。
背景技术：
以往，由包含电感器的结构而构成的滤波电路有着多种设计。图I是示出专利文献I所记载的滤波电路的电路图。图I所示的滤波电路是T型电路的低通滤波器，该低通滤波器将两个电感器L11、L12串联连接，将其之间通过电感器L13和电容器C连接到接地。图I所记载的滤波电路由将多个电介质层进行层叠而构成的层叠体的内层电极图案所形成。在该专利文献I所记载的滤波电路中，为了防止邻近的电感器L12和电感器L13进行电磁耦合而使电感器L13的电感量发生变动，将电感器L12和电感器L13形成在不同 的层，形成为在其之间介入接地电极层。由此，能防止电感器L13的电感量发生变动，实现所希望的频率特性的低通滤波器。专利文献专利文献I :日本专利特开2007-129565号公报
发明内容
发明所要解决的技术问题然而，在将各电介质层进行层叠来制造层叠体时，由于会在电介质层之间产生堆积偏移，因此在专利文献I中，电感器L11、L12、L13的电感量恐怕会分别产生变化。例如，在层叠体的上层部分形成电感器L11、在下层部分形成电感器L12的情况下，若在上层部分产生层叠偏移的话，则只有电感器LI I的电感量发生变动。因此，电感器L11、L12、L13的电感量的比率发生变动，所希望的滤波特性恐怕会发生巨大偏移。另外，电感器L11、L12、L13之间的距离产生偏移将导致互感量发生变动，这恐怕会对滤波特性带来影响。因此，本发明的目的是提供一种在电介质层之间产生层叠偏移的情况下能抑制对滤波特性带来影响的滤波电路。解决技术问题所采用的技术方案本发明所涉及的滤波电路包括层叠体，该层叠体由多个电介质层进行层叠；第I电感器，该第I电感器由设置在所述多个电介质层的多个第I导电图案在所述层叠体的层叠方向上重叠而形成；第2电感器，该第2电感器由设置在所述多个电介质层的第2导电图案在所述层叠方向上重叠而形成；以及第3电感器，该第3电感器由设置在所述多个电介质层的第3导电图案在所述层叠方向上重叠而形成，所述第I电感器对于所述第2电感器串联连接，所述第3电感器连接在所述第I电感器、所述第2电感器的连接点与接地电位之间，所述第I导电图案、所述第2导电图案、及所述第3导电图案分别设置在同样的所述多个电介质层。
在这种结构中，分别形成T型连接的第I电感器、第2电感器及第3电感器的第I、第2及第3导电图案分别设置在相同的多个电介质层。因此，电介质层之间产生层叠偏移的情况下，在层叠方向重叠的第I、第2及第3导电图案分别产生相同的偏移。其结果是，电介质层之间产生层叠偏移的情况下，第I电感器、第2电感器及第3电感器的电感量虽然发生变动，但是分别以相同比例变动。例如，在第I电感器的电感量发生变动、其他的第2及第3电感器的电感量不发生变动的情况下，对包含T型的电感器的滤波特性带来很大影响，但是如本发明这样，通过采用第I电感器、第2电感器及第3电感器的电感量以相同比例变动的结构。能抑制对滤波特性带来的影响。另外，通过将第I电感器、第2电感器及第3电感器形成在相同的电介质层，各电感器之间的距离不发生偏移，互感量不发生变动，能抑制对电路特性带来的影响。本发明所涉及的滤波电路中，所述第I导电图案和所述第2导电图案优选为具有 相同的形状且具有相同的图案宽度。在这种结构中，通过使第I及第2导电图案具有相同形状等，在产生层叠偏移的情况下，第I及第2导电图案各自的偏移量能大致相同，其结果是，第I电感器及第2电感器的电感量能以大致相同的比例变动。本发明所涉及的滤波电路中，所述第I电感器、所述第2电感器及所述第3电感器形成为磁通方向相同。在这种结构中，通过使第I、第2及第3电感器的磁通方向相同，能抑制因相互之间的磁通抵消而减少磁通密度、并对第I、第2及第3电感器的电感量带来影响的可能性。另夕卜，通过使磁通方向相同，能防止因各电感器之间的耦合而发生的电感量的变动。发明效果根据本发明，即使产生层叠偏移，由于第I电感器、第2电感器及第3电感器的电感量也以相同比例变动，因此能抑制对滤波电路的滤波特性带来的影响。
图I是示出专利文献I所记载的滤波电路的电路图。图2是示意性地示出实施方式所涉及的BPF的电路图。图3是示出实现BPF的层叠体的电介质层的图。图4是示出实施方式所涉及的BPF的频率特性的例子的图。图5是用于与图4进行比较的图，是示出将电感器形成在不同的电介质层的BPF的频率特性的例子的图。
具体实施例方式以下，参照附图，对于本发明所涉及的滤波电路的适宜的实施方式进行说明。在以下进行说明的实施方式中，将本发明所涉及的滤波电路作为具有带通特性的带通滤波器(以下称为BPF)进行说明。图2是示出本实施方式所涉及的BPF的概要的等效电路的图。本实施方式所涉及的BPFl具有将多个电介质层进行层叠而成的层叠体，在电介质层形成电极图案(导电图案)。以下所说明的输入输出端子、接地电位、电感器、电容器及信号线等都通过该电极图案形成。BPFl具备输入输出高频信号的输入端子Pl和输出端子P2。在输入端子Pl及输出端子P2之间连接的信号线上，串联连接有电容器Cl、电感器LI (第I电感器)、电感器L2(第2电感器)及电容器C4。电容器Cl与电感器LI的连接点通过电容器C2连接到接地电位。电感器LI与电感器L2的连接点通过电感器L3(第3电感 器)连接到接地电位。另外，电感器L2与电容器C4的连接点通过电容器C3连接到接地电位。此外，分别设定电容器C1、C2、C3、C4的电容量与电感器L1、L2、L3的电感量，使得通过所希望的频带。图3是示出实现BPFl的层叠体的电介质层的图。此外，在图3中，只示出形成图2中的电感器L1、L2、L3的电极图案，省略构成图2中示出的电容器等其他元件的电极图案及其他电介质层等。另外，将电感器L1、L2、L3构成的电路称为T型电路。在层叠体的一个电介质层PL1，沿着一个方向(图3中的横向方向)，形成大致直线状的线状电极图案101。该线状电极图案101的两端相对于线状电极图案101弯曲成大致直角，再形成向内侧弯曲成大致直角的形状。该弯曲的形状的电极图案101A、101B构成电感器L1、L2各自的一部分。另外，在线状电极图案101的大致中央，形成与电极图案IOlB有同样形状的电极图案101C。该电极图案IOlC构成电感器L3的一部分。此外，电介质层PLl可以是形成BPFl的层叠体的表面层，也可以是中间层。在邻接电介质层PLl的电介质层PL2，形成分别构成电感器L1、L2、L3的一部分的开环状的电极图案102A、102B、102C。电极图案102A和电极图案102B互相呈线对称的形状。另外，在邻接电介质层PL2的电介质层PL3，形成分别构成电感器LI、L2、L3的一部分的开环状的电极图案103A、103B、103C。电极图案103A和电极图案103B互相呈线对称的形状。再有，电极图案103A与输入端子Pl连接，电极图案103B与输出端子P2连接，电极图案103C与接地电位GND连接。电极图案101A、102A、103A通过通孔导体进行导通，在层叠方向进行重叠而形成电感器LI。电极图案101C、102C、103C通过通孔导体进行导通，在层叠方向进行重叠而形成电感器L2。电极图案101B、102B、103B通过通孔导体进行导通，在层叠方向进行重叠而形成电感器L3。其中，从电介质层PL3 —侧进行观察，电感器LI逆时针旋转，呈一面旋转一面从电介质层PLl前进到电介质层PL3为止的螺旋形状，电感器L2、L3顺时针旋转，呈一面旋转一面从电介质层PLl前进到电介质层PL3为止的螺旋形状，在如此形成的电感器L1、L2、L3中，从输入端子Pl输入高频信号时，由电感器LI、L2、L3各自产生的磁通的方向成为同样的方向。由于电感器L1、L2、L3互相靠近形成，因此通过使磁通方向相同，能够抑制各电感器LI、L2、L3的磁通相互之间互相抵消而减小了磁通密度所产生的电感量的变动。另外，通过使磁通方向相同，能抑制因电磁耦合而发生的电感量的变动。另外，在电介质层PL1、PL2、PL3设置的电极图案101A、102A、103A与电极图案101B、102B、103B分别设为图案宽度相同且图案长度相同。更具体而言，电极图案IOlA与电极图案IOlB具有互相呈线对称的开环状的图形，图案宽度和环径相同。同样地，电极图案102A与电极图案102B、电极图案103A和电极图案103B分别具有互相呈线对称的开环状的图形，图案宽度和环径相同。另外，由于形成电感器LI、L2、L3的各电极图案设置在同样的电介质层PL1、PL2、PL3,即使是在电介质层PLl、PL2、PL3之间产生层叠偏移的情况下，各电感器LI、L2、L3的电感量也分别以相同比例变动。另一方面，例如，在电介质层PLl、PL2、PL3形成电感器LI，在电介质层PLl、PL2、PL3之外的电介质层形成电感器L2、L3，在这种情况下，如果只在电介质层PL1、PL2、PL3之间产生层叠偏移，只有电感器LI的电感量发生变动，电感器L2、L3的电感量不发生变动。也就是说，电感器LI、L2、L3各自的电感量的比率发生变动，滤波特性的变动增大。因而，通过使T型电路的各电感器LI、L2、L3的电感量的变动比例大致相同，能减小对予BPFl的滤波特性的影响。以下，对于层叠偏移与BPFl的滤波特性的关系进行说明。
图4是示出本实施方式所涉及的BPFl的频率特性例子的图。图4(A)示出没有产生层叠偏移的情况下的频率特性，图4(B)示出产生层叠偏移且各电感器L1、L2、L3的电感量与没有产生层叠偏移的情况相比大了约20%的情况下的频率特性，图4(C)示出产生层叠偏移且各电感器L1、L2、L3的电感量与没有产生层叠偏移的情况相比小了约20%的情况下的频率特性。图5是用于与图4进行比较的图，是示出将电感器L1、L2、L3分别形成在不同的电介质层的BPF的频率特性例子的图。在图5的BPF情况下，在电介质层PL1、PL2、PL3形成电感器LI，在与电介质层PL1、PL2、PL3不同的电介质层形成电感器L2、L3。图5示出了电感器LI的电感量增大20%、电感器L2、L3的电感量减小了 20%的情况下的频率特性。此夕卜，在图4和图5中，不考虑因层叠偏移而使图2所示出的电容器Cl、C2、C3、C4的电容量发生的变动。在图4和图5中，不出了对于从输入端子Pl输入的信号电平而从输出端子P2输出的信号电平的频率特性(频率衰减特性)。图4(B)及图4(C)与图4(A)相比，即使通带的中心频率产生变动，频率衰减特性的波形仍维持了相同的形状。也就是说，本实施方式所涉及的BPFl的情况下，即使是在产生层叠偏移的情况下，也维持了频带内外的衰减电平，对BPFl的频率衰减特性带来的影响较小。这是由于各电感器L1、L2、L3的电感量分别以相同比例变动，保持了电感量的平衡。对此，图5和图4相比，频率衰减特性的波形的形状大为不同。特别是通带内的衰减电平增大。这是因为，在不同的电介质层形成电感器LI、L2、L3的情况下，各电感器LI、L2、L3的电感量分别以不同比例变动，即使电感量的变动值相同，对BPF的频率特性带来的影响也增大。此外，对于本发明所涉及的滤波电路的具体结构等，可适当改变设计，关于上述实施方式所记载的作用效果，只不过是列举了由本发明产生的最好的作用和效果，本发明的作用和效果并不限定于上述实施方式所记载的作用和效果。例如，上述实施方式中，虽然举出了 BPF为例进行了说明，但是本发明所涉及的滤波电路也可以是低通滤波器或高通滤波器。另外，T型电路的各电感器L1、L2、L3虽然形成在三个电介质层PL1、PL2、PL3上，但是也可以形成在三个以上的电介质层上，也可以形成在两个或三个以上的电介质层上。
附图标记说明I......BPF (滤波电路)LI......电感器(第I电感器)L2......电感器(第2电感器)L3......电感器(第3电感器)PL1、PL2、PL3......电介质层101A、102A、103A......电极(第 I 导电图案)101BU02BU03B......电极(第 2 导电图案)
101C、102C、103C......电极(第 3 导电图案)
权利要求
1.ー种滤波电路，其特征在于，包括 层叠体，该层叠体由多个电介质层进行层叠； 第I电感器，该第I电感器由设置在所述多个电介质层的多个第I导电图案在所述层叠体的层叠方向上重叠而形成； 第2电感器，该第2电感器由设置在所述多个电介质层的第2导电图案在所述层叠方向上重叠而形成；以及 第3电感器，该第3电感器由设置在所述多个电介质层的第3导电图案在所述层叠方向上重叠而形成， 所述第I电感器对于所述第2电感器串联连接， 所述第3电感器连接在所述第I电感器、所述第2电感器的连接点与接地电位之间，所述第I导电图案、所述第2导电图案、及所述第3导电图案分别设置在同样的所述多个电介质层。
2.如权利要求I所述的滤波电路，其特征在干， 所述第I导电图案和所述第2导电图案具有相同的形状且具有相同的图案宽度。
3.如权利要求I或2所述的滤波电路，其特征在干， 所述第I电感器、所述第2电感器及所述第3电感器形成为磁通方向相同。
全文摘要
本发明提供一种在电介质层之间产生层叠偏移的情况下能抑制对滤波特性带来影响的滤波电路。BPF由将多个电介质层进行层叠而成的层叠体组成，具备串联连接的电感器(L1)与电感器(L2)、以及分别与电感器(L1、L2)的连接点、和接地电位连接的电感器(L3)。电感器(L1)由设置在电介质层(PL1、PL2、PL3)的开环状的电极图案(101A、102A、103A)在层叠体的层叠方向进行重叠而形成。电感器(L2)和电感器(L3)也分别由设置在电介质层(PL1、PL2、PL3)的开环状的电极图案(101B、102B、103B)和电极图案(101C、102C、103C)在层叠方向进行重叠而形成。
文档编号H01P1/203GK102761313SQ201210124370
公开日2012年10月31日 申请日期2012年4月25日 优先权日2011年4月26日
发明者山口清 申请人:株式会社村田制作所