专利名称：降低高压半导体器件上的rf噪声的双dnw隔离结构的制作方法
技术领域：
本发明涉及半导体器件，更具体地来说，涉及降低电子噪声的深N阱隔离结构。
背景技术：
RF (射频)半导体器件在高频段工作并且产生电子噪声，该电子噪声可能对以下器件产生不利影响:包括噪声产生器件的电路的其它元件、位于包括该电路的衬底上方的其他器件、以及形成在非常接近于噪声的其他元件上的其他器件。对于进行组合以形成封装件或其他组件(包括RF器件)的各种元件确实存在这种不利影响，以及对于片上系统(SoC)技术也确实存在这种不利影响。尤其对于诸如HVMOS的高压应用(高压金属氧化物半导体)器件确实会存在对其它元件产生不利影响的情况。噪声源可以是形成在衬底上方的器件，并且该噪声源在高(RF)频或高压下工作或者在高频和高压下工作。电感器是可以产生电子噪声的器件的另一个实例。诸如RF发射器或RF接收器的噪声源产生EM (电磁)放射形式的电子噪声，该噪声可以通过空气或其它介质(诸如衬底本身)进行传播。CMOS (互补金属氧化半导体)技术的不断发展导致芯片甚至在更高频率下工作，其中，尤其是在片上系统中，模拟电路和数字电路以比以往更近的距离位于同一芯片上。衬底噪声耦合是令人担忧的影响，因为这种衬底噪声耦合可能对各个其它器件的运行产生不利影响。衬底噪声可以通过金属配线、器件连接或衬底本身耦合到信号中。期望隔离电子噪声并且防止噪声耦合到其它器件和其它信号中。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体器件，包括:RF器件，形成在衬底上方；第一深N阱(DNW)杂质区，形成在所述衬底中并且围绕所述RF器件；以及第二 DNW杂质区，形成在所述衬底中并且围绕所述第一 DNW杂质区。在该半导体器件中，所述第一 DNW杂质区和所述第二 DNW杂质区中的每一个都延伸到所述衬底中且到达位于所述衬底的上表面下方的至少2.5 μ m的深度处，并且所述第一 DNW杂质区和所述第二 DNW杂质区中的每一个都完全围绕所述RF器件。在该半导体器件中，所述衬底包括硅并且所述第一 DNW杂质区和第二 DNW杂质区中的每一个都包括N型掺杂剂杂质区，所述N型掺杂剂杂质区位于所述硅衬底的阱区中。在该半导体器件中，所述DNW杂质区中的每一个都连接至VDD。该半导体器件进一步包括:围绕所述RF器件的至少一个P+保护环。在该半导体器件中，所述第一 DNW杂质区和所述第二 DNW杂质区中的每一个都延伸到所述衬底中且到达位于所述衬底的上表面下方的至少2.5 μ m的深度处，并且所述至少一个P+保护环接地并且完全围绕所述RF器件。在该半导体器件中，所述第一 DNW杂质区和所述第二 DNW杂质区中的每一个都延伸到所述衬底中且到达位于所述衬底的上表面下方的至少3.0 μ m的深度处，以及所述半导体器件进一步包括:第一 P+保护环，形成在所述衬底中并且围绕所述RF器件，以及所述第一 DNW杂质区围绕所述第一 P+保护环；第二 P+保护环，形成在所述衬底中并且围绕所述第一 DNW杂质区，以及所述第二 DNW杂质区围绕所述第二 P+保护环；以及第三P+保护环，形成在所述衬底中并且围绕所述第二 DNW杂质区。在该半导体器件中，所述第一 P+保护环，所述第二 P+保护环和所述第三P+保护环中的每一个都接地。在该半导体器件中，所述RF器件包括:晶体管，所述晶体管在5伏以上的电压下工作。在该半导体器件中，所述RF器件包括:RF发射器和RF接收器中的至少一个。在该半导体器件中，所述第二DNW掺杂剂杂质区的宽度为大约2.0ym并且所述第一 DNW掺杂剂杂质区的宽度至少为所述第二 DNW掺杂剂杂质区的宽度的大约2倍。在该半导体器件中，所述第一 DNW杂质区和第二 DNW杂质区中的每一个都延伸到所述衬底中且到达所述衬底的上表面下方的至少3.0ym的深度处；所述第一 DNW掺杂剂杂质区的宽度至少为所述第二 DNW掺杂剂杂质区的宽度的大约3倍；以及所述第一 DNW掺杂剂杂质区至少部分横向延伸到P型杂质区的下方。该半导体器件进一步包括:形成在所述衬底上方的混合信号/逻辑电路，所述混合信号/逻辑电路位于所述第二 DNW掺杂区的外部。在该半导体器件中，所述第一 DNW掺杂区和第二 DNW掺杂区中的每一个都从所述衬底的衬底表面向下延伸，以及其中，所述第一 DNW掺杂剂杂质区和第二 DNW掺杂剂杂质区中的每一个都包括N+隔离结构部分，所述N+隔离结构部分位于所述衬底表面处。在该半导体器件中，所述衬底包括P型硅衬底。在该半导体器件中，所述半导体器件包括片上系统集成电路，所述片上系统集成电路包括位于所述衬底上方的数字、模拟和混合信号功能件。根据本发明的另一方面，提供了一种半导体器件，包括:衬底；电子噪声源，形成在所述衬底上方，所述电子噪声源包括:设置在所述衬底上方的第一位置处的电子噪声产生器件，或连接至所述衬底的所述第一位置处的电子噪声产生器件；第一深N阱(DNW)杂质区，形成在所述衬底中并且围绕所述第一位置；以及第二 DNW杂质区，形成在所述衬底中并且围绕所述第一 DNW杂质区。在该半导体器件中，所述衬底包括P型半导体衬底，所述第一 DNW杂质区和第二DNW杂质区中的每一个都延伸到所述衬底中且到达所述衬底的上表面下方的至少2.5μπι的深度处，以及所述电子噪声源连接至大约5伏或更大的电压源。在该半导体器件中，所述第一 DNW杂质区和第二 DNW杂质区连接至VDD，以及其中所述半导体器件是片上系统器件。该半导体器件进一步包括:围绕所述第一位置并且接地的至少一个P+保护环。
当结合附图进行阅读时，可以通过以下详细描述更好地理解本发明。应该强调的是，根据惯例，附图中各个部件没有按比例绘制。相反，为了清楚，各个部件的尺寸可以被任意增加或减少。在整个说明书和附图中，相同的标号用于指定相同的部件。
图1是根据本公开内容的双DNW隔离结构的实施例的俯视平面图；图2是本公开内容的双DNW隔离结构的实施例的横截面图；图3是本公开内容的双DNW隔离结构的另一实施例的横截面图；以及图4是本公开内容的双DNW隔离结构的另一实施例的横截面图。
具体实施例方式根据各个实施例，图1所示的结构位于衬底2上方，该结构是集成电路或其它半导体器件的一部分，该集成电路或者其他半导体器件在高频和高压下工作并且包括至少一个电子噪声源，例如，有关RF操作的噪声或其它EM (电磁)噪声。集成电路还包括:期望与电子噪声隔离的大量其它器件、信号和其它部件。在一个实施例中，图1所示的结构为片上系统集成电路的一部分，该片上系统集成电路包括:单个芯片衬底上方的数字信号、模拟信号、混合信号以及射频功能件。在另一个实施例中，片上系统集成电路包括少于前面所列的所有功能件。射频(RF)是在大约3kHz至300GHz范围内的振荡频率，该震荡频率与无线电波的频率相对应，并且与携带无线电信号的交流电流相对应。在RF范围内工作的器件包括在射频振荡的电流。RF电流的能量可以从导体以电磁波的形式卿，EM (电磁)噪声)辐射到空间中。图1是包括噪声源的衬底的一部分的俯视平面图，以及示出了根据本发明的双深N阱(DNW)隔离结构的布置的实施例。示出了衬底2的一部分。衬底2是半导体材料。在一个实施例中，衬底2是硅。在其它实施例中，衬底2由其它适当半导体材料形成。图1所不的衬底2的一部分表不集成电路或其它半导体器件的一部分。在一个实施例中，集成电路是HVMOS (高压金属氧化半导体)半导体器件。在一个实施例中，高压半导体器件在高于大约3.3伏的电压下工作。在一个实施例中，HVMOS在大约5.0伏或更高的电压下工作。在一个实施例中，半导体器件是RF (射频)半导体器件，即，在射频下工作的器件。在其它实施例中，半导体器件是在其它高频段工作的器件。在一些实施例中，RF半导体器件是片上系统集成电路的一部分，该片上系统集成电路还包括:混合信号、模拟部分和数字部分。衬底2包括表面4并且所示的部件形成在表面4中或上方。在一些实施例中，所述部件形成表面4的一部分并且从表面4向下延伸。噪声源6是发出电子噪声的结构。在一个实施例中，电子噪声是电磁(EM)噪声。噪声可以由在高压下工作的晶体管或其它器件产生。在另一个实施例中，噪声由在高频段下工作的晶体管或其它器件(如RF器件)产生。在另一个实施例中，噪声由在高频和高压下工作的晶体管或其它器件产生。在另一个实施例中，噪声源6是RF发射器和/或接收器。在另一个实施例中，噪声由连接至噪声源6的器件产生。在另一个实施例中，噪声源6是电感器结构，该电感器结构形成在衬底表面4上方和/或中。双深N阱(DNW)隔离结构围绕噪声源6。示出了内部DNW隔离结构10和外部DNW隔离结构12。根据一个实施例，还可以包括任选的P+保护环。在图1所示的实施例中，示出了 P+保护环16、P+保护环18和P+保护环20。在其它实施例中，使用了更少的或更多的P+保护环。在一个实施例中，没有使用P+保护环。P+保护环和DNW隔离结构的相对位置仅为一个示例性实施例。在其它实施例中，P+保护环和DNW隔离结构的相对位置可以不同。在一个实施例中，在内部DNW隔离结构10和外部DNW隔离结构12之间具有两个P+保护环。在一个实施例中，噪声源6和内部DNW隔离结构10之间具有两个P+保护环。在其它实施例中，可以使用其它数量的P+保护环并且可以将其他数量的P+保护环放置在不同的位置处。在一些实施例中，P+保护环接地。DNW隔离结构10和DNW隔离结构12设置在噪声源6和其他器件之间，其他器件形成在外部DNW隔离结构12的外围处。两个DNW隔离结构10、12防止来自噪声源6的电子噪声到达器件区域22，该器件区域22包括期望屏蔽电子噪声的其它元件。内部隔离结构10和外部隔离结构12以及任选的P+保护环16、P+保护环18、P+保护环22可以统称为隔离结构24。隔离结构24有利地防止从噪声源6发出的任何漏电流传播到隔离结构24的外部。在所示的实施例中，隔离结构24防止漏电流到达器件区域22中的器件以及防止对其产生不利影响。器件区域22仅为示例性的，以及在一个实施例中，包括混合信号/逻辑电路。在其它实施例中，其它器件装置形成在隔离结构24外部的各个其它位置中，以及一般地形成在半导体器件的所有位置中。图2是双DNW隔离结构的示例性实施例的横截面图。在一个实施例中，衬底30是硅衬底。在其它实施例中，衬底30由其它适当半导体材料形成。在所示的实施例中，衬底30是P型材料。衬底30包括衬底表面32。在所示的实施例中，噪声源34包括两个晶体管。两个晶体管的特征在于晶体管栅极36。晶体管可以在高压下工作，例如，在一个实施例中，晶体管可以在高于大约3.3伏的电压下工作。在另一个实施例中，晶体管可以在高于大约
5.0伏的电压下工作。晶体管可以在射频下工作或可以连接至RF结构(没有示出)。在其它实施例中，噪声源34可以是电感器、RF发射器、RF接收器，RF发射器和接收器，或本领域公知的其它电子噪声源。在另一个实施例中，噪声源34耦合到来自电子噪声源的信号或从电子噪声源接收信号。示意性地示出了漏电流38以及该漏电流表示电流路径的一个实施例，该电流路径由来自噪声源34的电子噪声在衬底30中产生。在所示的实施例中，具有两个DNW隔离结构40。在其它实施例中，可以使用另外的DNW隔离结构。还示出了四个P+保护环42。在一个实施例中，与图1所示的DNW隔离结构10和DNW隔离结构12和P+保护环16、P+保护环18和P+保护环20围绕噪声源6的方式相似地，两个DNW隔离结构40和四个P+保护环42中的每一个都围绕噪声源34。仍然参考图2，DNW隔离结构40中的每一个都包括三部分。每一个DNW隔离结构40都包括:上部N+掺杂剂杂质区40A、N阱区40B以及深N阱部分40C。在一个实施例中，DNW隔离结构40中的至少一个连接至Vdd (正电源电压)。在一个实施例中，DNW隔离结构40延伸至少大约2.5μπι的深度46。在另一个实施例中，深度46可以是3μπι或更大。根据一个实施例，N+掺杂剂杂质区40Α和N阱区40Β的组合深度为大约0.5 μ m至1.5 μ m，并且DNW部分40C位于N阱结构40B下方的深度44为大约1.0 μ m至3.0 μ m。这些尺寸只是示例性的。在其它实施例中，这些部件的尺寸可以改变。根据一个实施例，N阱区40B可以使用在大约150KeV至500KeV范围内的注入能量形成。在一个实施例中，在N阱区40B中的离子注入剂量可以为大约IXlO12至5X1013atomS/Cm3 (个原子/立方厘米)。根据一个实施例，DNW部分40C可以使用在600KeV至1500KeV范围内的注入能量形成。在一个实施例中，在DNW部分40C中的离子注入剂量可以为大约2X1312至大约I X 1014atoms/cm3。
除了两个DNW隔离区40之外，还具有四个任选的P+保护环42，并且还包括从衬底32向下延伸的P+掺杂剂杂质区48。P+掺杂剂杂质区48位于P阱区50上方。浅沟道隔离(“STI”)结构52沿着衬底表面32隔离彼此相反的掺杂(P或N)区。STI结构52使用各种适当技术形成，其中很多技术是公知的。以下区域通过将掺杂剂杂质注入衬底来形成:P+掺杂剂杂质区48 ；P阱区50 ；DNW隔离结构40的N+掺杂剂杂质区40A，N阱区40B和深N阱部分40C。P阱区50和P+掺杂剂杂质区48包括:注入衬底30的半导体材料中的P型掺杂剂杂质。P型掺杂剂杂质包括:硼、招、镓、铟、铭、以及unutrium (第113号元素)。标示为P+掺杂剂杂质区46表明:该区域的掺杂剂杂质浓度高于P阱区50。N阱区40B、深N阱部分40C、和N+掺杂剂杂质区40A包括:注入衬底30的半导体材料中的N型掺杂剂杂质。N型掺杂剂杂质包括:磷、砷、锑、以及铋。标示为N+杂质区40A表明:该区域的掺杂浓度高于N阱区40B或深N阱部分40C。“ + ”标号意味着比类似掺杂剂杂质的其它区域具有更高的掺杂剂杂质浓度。在一个实施例中，“ + ”标识表不每10000个原子的中属于同一种掺杂原子的掺杂剂杂质浓度，但是在其它示例性实施例中，使用其它掺杂剂杂质原子浓度。在一个实施例中，N+掺杂剂杂质区40A可以包括大约I X IO14至大约I X 1016atoms/cm3的掺杂浓度。公知技术可以用于形成上述掺杂剂杂质区。注入衬底的掺杂剂杂质的技术包括离子注入和热扩散，但是在其它实施例中也可以使用其它技术和方法。示意性示出了漏电流38并且该漏电流由来自噪声源34的电子噪声产生。如果所公开的结构中的一个没有吸收，则漏电流38可以在各个方向上进行传播。在一些实施例中，本公开内容的一个方面是通过两个DNW隔离结构40吸收漏电流38。DNW隔离结构40有利地吸收漏电流，使得位置A处的漏电流相对于位置B处的漏电流大幅减少。在一个实施例中，位置A处的漏电流是零。任选的P+保护环42由P+掺杂剂杂质区48形成，当具有漏电流时，任选的P+保护环42也吸收漏电流。在一个实施例中，由P+掺杂剂杂质区48形成的P+保护环中的一个或多个接地。仍然参考图2，本公开内容的双DNW隔离结构的一个方面是:当噪声源34工作时，由于双DNW隔离结构吸收漏电流，节点68处的漏电流小于节点72处的漏电流。本公开内容的另一个有利方面将结合伪横向BJT (双极结型晶体管)74进行描述，通过虚线标示出BJT74并且为了示例性目的来表示该BJT 74，从而说明了本公开内容的电流吸收方面。现有的DNW隔离结构40 (尤其是位于BJT 74上方的DNW隔离结构40)吸收电流，因此限制了 BJT74区中的电流。由于现有的N阱隔离结构，从BJT发射极流向基极的任何电流以及还流向集电极的任何少数载流子电流得到抑制。在没有DNW隔离结构40的实施例中，BJT 74以更高的速度工作。图3和图4不出了根据本公开内容的双DNW隔尚结构布置的其它实施例。图3和图4示出了 DNW隔离结构可以包括不同的厚度，S卩，在所示实施例中的不同宽度，其中，在横截面图中示出了该实施例。图3和图4示出了:DNW隔离结构40R (位于示图右边并且更靠近噪声源34)比DNW隔离结构40L (位于示图左边)宽。图3和图4中的每一个都示出了:更宽的DNW隔离结构40R与P阱区50接触，并且至少部分横向延伸到P阱区50的下方。从而进一步提高了根据本公开内容的双DNW隔离结构的性能。可以使用连续注入操作来形成图3和图4中的实施例。在一个实施例中，DNW隔离结构40L的宽度58为大约1.5 μ m。在其它实施例中，可以使用其它宽度。在一个实施例中，DNW隔离结构40R的宽度60可以是DNW隔离结构40L的宽度58的大约2至5倍。在一个实施例中，宽度60为大约3 μ m至5 μ m，但是在其它实施例中，也可以使用其它宽度。在图4所示的实施例中，DNW隔离结构40R基本上延伸到P阱区50的端子68，该P阱区50最靠近噪声源34内的两个晶体管，进一步提高了双DNW隔离结构的电流吸收性能。在其它实施例中，使用其它相对宽度，以及在一些实施例中，DNW隔离结构40R (位于示图右边)的宽度小于DNW隔离结构40L (位于示图左边并且远离噪声源34)的宽度。现在再次参考图1，根据公开的实施例，优选地，通过内部DNW隔离结构10和外部DNW隔离结构12的吸收来隔离漏电流，由于噪声源6而可能在衬底2中产生该漏电流。在还使用任选的P+保护环(诸如P+保护环16、P+保护环18和P+保护环20)的实施例中，P+保护环也吸收漏电流，以及防止漏电流传播到隔离结构24 (如图1所示)的外部。 根据一方面，提供了半导体器件。该半导体器件包括:RF器件，形成在衬底上方；第一深N阱(DNW)杂质区，形成在衬底中并且围绕RF器件；以及第二 DNW杂质区，形成在衬底中并且围绕第一 DNW杂质区。根据另一方面，提供了半导体器件。该半导体器件包括:衬底，包括形成在衬底上方电子噪声源，电子噪声源包括:设置在衬底上方的第一位置处的电子噪声产生器件，或连接至衬底的第一位置处的电子噪声产生器件。半导体器件还包括:第一深N阱(DNW)杂质区，形成在衬底中并且围绕第一位置；以及第二 DNW杂质区，形成在衬底中并且围绕第一DNW杂质区。前面仅仅示出了本公开内容的原理。因此应该理解，本领域的普通技术人员能够设计体现本公开内容原理和包括在本公开内容的主旨和范围内的各种布置(尽管在本说明书没有明确说明或表示)。而且，本发明所叙述的所有实例和限定性语言主要是为了清楚地说明和帮助理解本公开内容的原理以及理解发明人进一步拓展本领域所提供的概念，但是不限于这些叙述的实例和条件。此外，本公开内容的所有原理、方面、和实施例的表述以及其具体实例旨在包括其结构和功能的等同替换物。此外，这些等同替换物包括当前公知的等同替换物以及今后开发的等同替换物，即，不论什么结构，所开发的可以实现相同功能的任何元件。示例性实施例的描述是为了结合附图进行阅读，这些附图是整个说明书的一部分。在描述中，空间相对位置术语如“下方”、“上方”、“水平”、“垂直”、“在…之上”、“在…之下”、“向上”、“向下”、“顶部”、“底部”以及其派生词(例如，“水平地”、“向下地”、“向上地”等)应该理解为指的是当时描述的定向或正在讨论的附图中所示的定向。这些空间相对位置术语是为了描述的方便但并不要求这些装置也按特定的方向构造或操作。除非另有明确说明，有关附接、连接等术语(诸如“连接”和“互联”)指的是其中彼此固定或附接的结构或通过中间结构间接固定或附接的结构的关系，以及可移动或固定附接或关系。尽管本公开通过实施例进行了描述，但本发明并不限于这些实施例。相反，所附权利要求应该宽泛地理解，从而包括本领域的普通技术人员所制作的其它变型例和实施例，而没有背离本公开内容的范围和等效范围。
权利要求
1.一种半导体器件，包括: RF器件，形成在衬底上方； 第一深N阱(DNW)杂质区，形成在所述衬底中并且围绕所述RF器件；以及 第二 DNW杂质区，形成在所述衬底中并且围绕所述第一 DNW杂质区。
2.根据权利要求1所述的半导体器件，其中，所述第一DNW杂质区和所述第二 DNW杂质区中的每一个都延伸到所述衬底中且到达位于所述衬底的上表面下方的至少2.5μπι的深度处，并且所述第一 DNW杂质区和所述第二 DNW杂质区中的每一个都完全围绕所述RF器件。
3.根据权利要求1所述的半导体器件，其中，所述衬底包括硅并且所述第一DNW杂质区和第二 DNW杂质区中的每一个都包括N型掺杂剂杂质区，所述N型掺杂剂杂质区位于所述硅衬底的阱区中。
4.根据权利要求1所述的半导体器件，其中，所述DNW杂质区中的每一个都连接至VDD。
5.根据权利要求1所述的半导体器件，进一步包括:围绕所述RF器件的至少一个P+保护环。
6.根据权利要求5所述的半导体器件，其中，所述第一DNW杂质区和所述第二 DNW杂质区中的每一个都延伸到所述衬底中且到达位于所述衬底的上表面下方的至少2.5μπι的深度处，并且所述至少一个P+保护环接地并且完全围绕所述RF器件。
7.根据权利要求1所述的半导体器件，其中，所述第一DNW杂质区和所述第二 DNW杂质区中的每一个都延伸到所述衬底中且到达位于所述衬底的上表面下方的至少3.Ομπ 的深度处，以及所述半导 体器件进一步包括:第一 P+保护环，形成在所述衬底中并且围绕所述RF器件，以及所述第一 DNW杂质区围绕所述第一 P+保护环；第二 P+保护环，形成在所述衬底中并且围绕所述第一 DNW杂质区，以及所述第二 DNW杂质区围绕所述第二 P+保护环；以及第三P+保护环，形成在所述衬底中并且围绕所述第二 DNW杂质区。
8.根据权利要求7所述的半导体器件，其中，所述第一P+保护环，所述第二 P+保护环和所述第三P+保护环中的每一个都接地。
9.根据权利要求1所述的半导体器件，其中，所述RF器件包括:晶体管，所述晶体管在5伏以上的电压下工作。
10.一种半导体器件，包括: 衬底； 电子噪声源，形成在所述衬底上方，所述电子噪声源包括:设置在所述衬底上方的第一位置处的电子噪声产生器件，或连接至所述衬底的所述第一位置处的电子噪声产生器件； 第一深N阱(DNW)杂质区，形成在所述衬底中并且围绕所述第一位置；以及 第二 DNW杂质区，形成在所述衬底中并且围绕所述第一 DNW杂质区。
全文摘要
一种位于半导体器件中的隔离结构吸收电子噪声，并且防止衬底漏电流到达其它器件和信号。该隔离结构提供双深N阱(“DNW”)隔离结构，DNW隔离结构围绕RF(射频)器件或其它电子噪声源。该DNW隔离结构延伸到衬底中到达至少大约2.5μm的深度处并且可以连接至VDD。在一些实施例中，还提供了P+保护环并且P+保护环设置在双DNW隔离结构内部、外部或双DNW隔离结构之间。本发明还提供了降低高压半导体器件上的RF噪声的双DNW隔离结构。
文档编号H01L27/02GK103199085SQ201210192139
公开日2013年7月10日 申请日期2012年6月11日 优先权日2012年1月10日
发明者黄崎峰, 陈家忠, 梁其翔, 李孝纯 申请人:台湾积体电路制造股份有限公司