一种沟槽型双层栅功率mos器件的接触孔版图的制作方法

一种沟槽型双层栅功率mos器件的接触孔版图的制作方法
【专利摘要】本发明公开了一种沟槽型双层栅功率MOS器件的接触孔版图，具有沟槽、接触孔以及掩膜版。其是将屏蔽栅多晶硅引出区接触孔与掩膜版覆盖交叠的区域删除，使生产过程中可能产生的栅极导电多晶硅的刻蚀残留不与屏蔽栅多晶硅的接触孔接触，从而解决了栅源短接的失效模式的问题，不提高制造成本，保证了产品良率。
【专利说明】一种沟槽型双层栅功率MOS器件的接触孔版图
【技术领域】
[0001]本发明涉及半导体制造领域，特别是指一种沟槽型双层栅功率MOS器件的接触孔版图。
【背景技术】
[0002]在功率器件中，沟槽型双层栅功率MOS器件具有击穿电压高、导通电阻低、转换效率高、开关速度快的特性。通常，沟槽内底层多晶硅电极作为屏蔽电极与源极短接或者单独引出，上层多晶硅电极作为栅极。
[0003]如图1所示，是传统的沟槽型双层栅功率MOS器件的屏蔽栅多晶硅引出示意图(上层的栅极导电多晶硅由于展示角度被挡住)，为方便引出，屏蔽栅多晶硅不向下刻蚀而保持与硅表面相平，由于该区域屏蔽栅多晶硅不向下刻蚀，使用掩膜版对屏蔽栅及栅极多晶硅利用氧化膜隔离。图2所示的是现有技术所使用的引出区域的版图，其掩膜版3覆盖了部分接触孔I区域。在刻蚀两层多晶硅电极之间的氧化层时，由于湿法各向同性的特点，对掩膜版盖住的横向区域会有部分刻蚀，从而在硅基板9与氧化膜8上产生斜坡或台阶，如图3中虚线圈注处所示。在刻蚀栅极导电多晶硅时，由于刻蚀工艺及机台状况限制，该斜坡时常会有多晶硅少许残留现象。而原有沟槽型双层栅功率MOS产品接触孔版图会延伸至该斜坡，使得接触孔与多晶硅在该斜坡上有接触的风险，如图4所示，原屏蔽栅多晶硅引出时其接触孔与硅表面的残留多晶硅连接，进而导致栅源短接，降低成品良率。

【发明内容】

[0004]本发明所要解决的技术问题是提供一种沟槽型双层栅功率MOS器件的接触孔版图，其从根本上解决了接触孔与栅极多晶硅刻蚀残留产生栅源短接的问题。
[0005]为解决上述问题，本发明提供的沟槽型双层栅功率MOS器件的接触孔版图，具有沟槽、接触孔及掩膜版，从俯视平面上:
[0006]所述沟槽呈现两头细、中间粗的中字型，其中间较粗的部分具有接触孔。
[0007]所述的掩膜版是成矩形，且覆盖住沟槽中间较粗的区域及两头延伸出的部分较细的区域。
[0008]所述的掩膜版以外的区域还具有接触孔与掩膜版相接但不延伸进入掩膜版区域。
[0009]本发明所述的一种沟槽型双层栅功率MOS器件的接触孔版图，将屏蔽栅多晶硅引出区与掩膜版覆盖的交叠部分删除，从根本上消除了屏蔽栅引出接触孔与栅极多晶硅刻蚀残留接触可能引起的栅源短接，保证了器件制造的良率稳定性，同时，本发明只需要对版图做修改，不增加生产工艺控制的难度。
【专利附图】

【附图说明】
[0010]图1是传统沟槽型双层栅功率MOS器件屏蔽栅多晶硅引出端垂直于沟槽方向剖面图；[0011]图2是传统的的屏蔽栅引出区域版图；
[0012]图3是传统沟槽型双层栅功率MOS器件屏蔽栅多晶硅引出端回刻后的示意图；
[0013]图4是传统沟槽型双层栅功率MOS器件屏蔽栅多晶硅引出示意图；
[0014]图5是本发明屏蔽栅多晶硅引出区版图；
[0015]图6是本发明沟槽型双层栅功率MOS器件屏蔽栅多晶硅引出端回刻示意图；
[0016]图7是本发明沟槽型双层栅功率MOS器件栅极导电多晶硅回刻后示意图；
[0017]图8是本发明沟槽型双层栅功率MOS器件屏蔽栅多晶硅引出端回刻后硅衬底示意图；
[0018]图9是本发明沟槽型双层栅功率MOS器件栅极导电多晶硅回刻后硅衬底示意图；
[0019]图10是本发明沟槽型双层栅功率MOS器件屏蔽栅多晶硅引出示意图。
[0020]附图标记说明
[0021]1、4是接触孔，2、5是沟槽，3、6是掩膜版，7是屏蔽栅导电多晶硅，8是氧化膜，9是娃衬底，10是光刻胶,11是栅极导电多晶娃。
【具体实施方式】
[0022]本发明所述的一种沟槽型双层栅功率MOS器件的接触孔版图，请参阅图5，是本发明所述的沟槽型双层栅功率MOS器件的接触孔版图，其具有沟槽5、接触孔4及掩膜版6，从俯视的角度:
[0023]所述沟槽5呈现两头细、中间粗的中字型，其中间较粗的部分具有接触孔4。
[0024]所述的掩膜版6是成矩形，且覆盖住沟槽5中间较粗的区域及两端延伸出的部分较细的区域。
[0025]所述的掩膜版6以外的区域还具有接触孔4与掩膜版6相接但不延伸进入掩膜版6区域。
[0026]有关使用本发明所述的沟槽型双层栅功率MOS器件的接触孔版图所产生的效果结合【专利附图】

【附图说明】如下:
[0027]如图6所示，是沟槽型双层栅功率MOS器件的屏蔽栅多晶硅7引出端平行于沟槽方向氧化层8回刻后的沟槽内剖面图，非光刻胶10保护区域的氧化层8向下刻蚀形成凹陷区。在光刻胶10的边缘，刻蚀形成斜坡或者台阶，如图中虚线圈注处。
[0028]如图7所示，是在图6的基础上进行栅极导电多晶硅11淀积及回刻后的剖面图。栅极导电多晶硅11回刻后，在图6所示的斜坡位置出现多晶硅残留。
[0029]图8所示的是沟槽型双层栅功率MOS器件的屏蔽栅多晶硅平行于沟槽方向的氧化层8回刻后的娃衬底9剖面图。娃衬底9表面的氧化层8刻蚀后在娃衬底9表面形成斜坡或台阶(图中圈注处)。同时可参考图3，是为立体图示。
[0030]图9所不是在图8所不的基础上进行淀积棚极导电多晶娃及回刻后的不意图，图中，斜坡处具有残留的多晶硅，使用传统掩膜版后进行的后续工艺处理中，残留的多晶硅有可能导致栅源短接使器件实效。
[0031]如图10所示，使用本发明所述的沟槽型双层栅功率MOS器件的接触孔版图后，屏蔽栅多晶硅接触孔区域不进入掩膜版覆盖的区域，杜绝了屏蔽栅多晶硅与刻蚀残留的栅极导电多晶硅接触的可能。图中接触孔与残留的栅极导电多晶硅保持了一定的距离(图中圈注处)。与图4对比，图4使用了传统的接触孔版图，其屏蔽栅多晶硅的接触孔与残留的栅极导电多晶硅发生了接触，导致了栅源短路的实效模式，而使用本方法则有效解决了这一问题。
[0032]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种沟槽型双层栅功率MOS器件的接触孔版图，具有沟槽、接触孔及掩膜版，其特征在于:从俯视平面上: 所述沟槽呈现两头细、中间粗的中字型，其中间较粗的部分具有接触孔； 所述的掩膜版是呈矩形，且覆盖住沟槽中间较粗的区域及两端延伸出的部分较细的区域； 所述的掩膜版以外的区域还具有接触孔，与掩膜版相接但不延伸进入掩膜版区域。
【文档编号】H01L29/423GK103633135SQ201210290615
【公开日】2014年3月12日 申请日期:2012年8月15日 优先权日:2012年8月15日
【发明者】李陆萍 申请人:上海华虹宏力半导体制造有限公司