具有改进的硅化物厚度均匀性的金属氧化物半导体场效应晶体管集成电路和其制造方法

专利名称：具有改进的硅化物厚度均匀性的金属氧化物半导体场效应晶体管集成电路和其制造方法
技术领域：
本发明一般地关于金属氧化物半导体场效应晶体管(MOSFET)半导体器件和其制造方法，且尤其关于制造具有增进的硅化物厚度均匀性的MOSFET器件的改进方法。
背景技术：
晶体管是所有当今集成电路(IC)设计和器件的基本构件。从根本上讲，晶体管是一个电子开关，其包括源极区、与该源极电气绝缘的漏极区、和形成在半导体基板内的控制栅极。施加到该栅极电极的控制电压选择性控制该源极和该漏极电极之间的电流流动，从 而控制该器件的二进制(“开”和“关”)状态。一种常见的集成电路实施涉及互连大量的场效应晶体管(FET)，典型金属氧化物半导体场效应晶体管(M0SFET)，造成高度复杂的三维集成电路半导体器件。与这些晶体管的源极、漏极、和栅极电极相关的CA接点的机械和电气完整性可能会显着影响器件性能和
制造产量。此外，随着在IC器件(如微处理器和存储设备)中所实施功能的数量和复杂性增加，必须将越来越多的晶体管纳入底层的集成电路芯片中。因此，这种大规模的集成电路器件的制造出现了多个竞争的制造和加工的挑战。目前已知制造该漏极、源极、和/或栅极的延伸和相关的接点的方法涉及，例如，通过化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、或物理气相沉积(PVD)，施加一金属原子(如镍)的层薄到器件表面。然后使用如快速热退火(RTA)的热迁移工艺在基板表面上形成金属硅化物层(例如硅化镍)。希望产生连续且均质的硅化镍层，其在该器件的主动和开放区两者中都有均匀的厚度。然而，目前已知在PFET主动区上生长硅化镍的方法(以下称为工艺记录或P0R)不能可靠地产生连续的硅化镍层，尤其是在有SiGe的情况下。尤其，已经观察到在硅化物中出现有孔、空隙、或隧道。这被称为“点状(Spotty)硅化镍”或“点状NiSi”。点状硅化镍的特征在于范围在5-10纳米的较小的孔，和范围在50-100纳米的较大的孔。通常不会在η型主动/多晶和P型多晶上看到这种效果，因此，点状硅化镍被认为是与SiGe的存在有关，其经常用于pFET信道的应变工程和迁移率增强的景况中。当初步形成时，硅化镍层在整个器件表面上看似实质上均质；但在中间工艺(MOL ；Middle ofLine)过程(如PECVD SiN层的沉积和紫外线固化(UV固化))中的热负荷和应变累积下，形成点状NiSi。点状NiSi问题尤其严重在于它可以显着增加接触电阻，这是由于在孔或空隙附近的导电横截面积减少的缘故。更糟的是，可能会造成局部开路(opencircuit)情形。此外,接点可能会移动位置、漂移或击穿NiSi孔,甚至可能相互接合。点状NiSi的这些和其它效果会不利地影响IC器件性能和器件制造产量。因此，存在提供用来制造具有实质上无孔洞(尤其在器件的主动区中)的NiSi层的集成电路的方法的一种需要。另外，希望在有SiGe存在下提供具有连续的硅化物层的MOSFET ICs。还存在提供IC器件和用于制造具有硅化物层的IC器件的方法的另一种需要，该硅化物层在大高宽比(AR)结构附近无空隙且在整个器件表面上有均匀的厚度。此外，从本发明随后的总结和详细描述和所附的权利要求书，结合附图

、本发明的上述技术领域和此背景技术，本发明的其它可取的特点和特征将变得明显。

发明内容
根据一个实施例,一种用于制造MOSFET IC的方法,包含在娃基板的主动和开放区上方沉积金属层；转移金属层的一部分进入到主动和开放区的表面内以形成硅化物层；通过暴露基板于预定的升高温度一段预定的时间来控制硅化物层的穿透深度于均匀的厚度， 留下一些多余金属在至少开放区的表面上；以及从开放区的表面移除多余金属。根据另一个实施例，一种用于制造MOSFET IC的方法，包含在所述主动区上图案化微电子结构；在所述主动和所述开放区上沉积厚度约200A的镍原子层；迁移所述镍原子进入到所述开放区和所述主动区的个别表面内以产生硅化镍层；通过在约300°C退火所述基板约30秒来控制所述硅化镍层的穿透深度于约100A的均匀厚度；留下一些未反应的镍原子在所述开放区的所述表面上；以及从所述开放区的所述表面移除所述未反应的镍原子。根据另一个实施例，提供一种用于制造MOSFET器件的方法，其包含使用CVD或PVD过程来沉积Ni层于器件基板上以产生具有其厚度大于后续在器件的开放区中所产生的NiSi层的厚度的Ni层。使用热迁移过程来生长NiSi层以在开放区中界定所得的NiSi层的厚度。另一个实施例提供一种使用快速热退火过程来生长NiSi层的方法。在器件的开放区中生长NiSi层到希望的厚度后，例如使用Ni剥除过程来移除多余或未反应的Ni。根据又一个实施例，提供一种用于制造MOSFET IC的方法，其包含在器件基板的主动区中沉积Ni层于一厚度，其在后续快速热退火时会在主动区中产生连续的硅化镍层。另一方面提供此硅化镍层是实质上无点状NiSi型的孔。根据另一个实施例，提供一种MOSFET 1C，其包含在具有主动区和开放区的硅锗半导体基板；具有界定在所述主动区上已图案化的隔离区的侧壁的多个栅极电极；以及延伸到包含所述隔离区的所述主动和所述开放区中于范围约100A的均匀穿透深度的硅化镍层；其中所述硅化物层是实质上均质且实质上无点状NiSi型的孔。根据另一个实施例，提供一种MOSFET 1C，其包含在器件表面的主动区中实质上无孔的娃化镍层，包含体娃还(bulk silicon)有绝缘体上娃(SOI)。根据再一个实施例，提供一种MOSFET器件，其是通过一种过程所制造，该过程包含在器件基板的主动区中沉积Ni层于一厚度，其在后续快速热退火时会在主动区中产生连续的硅化镍层，此硅化镍层是实质上无点状NiSi型的孔。

此后结合如下

本发明，其中相似参考号码是相似的组件，且其中图I-图4是绘示各种现有技术的MOSFET集成电路器件和制造方法的部份的剖面图；和
图5-图7是绘示在半导体基板上的硅化镍层的形成的剖面图；图8-图9是绘示在根据目前已知的方法所制造的密集图案化结构的附近的点状娃化镍孔的剖面图；和图10-图12是绘示用来在半导体基板上沉积硅化镍层的新颖且经改进的方法的剖面图。
具体实施例方式下面的详细描述本质上仅仅是示范的，且并无意限制本发明或本发明的应用和用途。此外，本发明不受限于上述背景技术或以下详细说明中提出的任何理论。
提供一种具有均匀厚度且实质上无“点状"NiSi型的孔的硅化物层的MOSFET集成电路(1C)，和用于其制造的方法。一种这样的方法涉及同时在半导体基板的主动和开放区上沉积一金属层(如镍)。通过热预算决定金属的部分或全部转移至基板中的深度。采用快速热退火过程以在该主动和开放区两者中都产生均匀厚度的硅化镍层。一旦得到所需厚度的硅化镍层，从基板表面移除多余金属。图I-图12 —般地说明MOSFET集成电路器件50的一部分和用于其制造的各种方法，避免如上所述的关于点状硅化镍的问题。所示的IC器件50的部分是一个单一 MOSFET晶体管。根据所描述的各种实施例，该单一晶体管可以是η型信道MOS晶体管或P型信道晶体管。完整的IC可以包含η型信道晶体管、P型信道晶体管或者可以是包含这两种类型的CMOS 1C。所述的实施例可以应用到IC的任何数量的晶体管。MOSFET晶体管的制造中的各个步骤是众所周知的，且因此，为了简洁在本文中仅简要提及许多传统的步骤或完全忽略，而不提供众所周知的流程细节。虽然词“M0S”和“M0SFET”器件正常是指具有金属栅极电极和氧化物栅极绝缘体的器件，此处使用的这些词是指任何半导体器件，包含设置在栅极绝缘体(无论是氧化物或其它绝缘体)上方的导电栅极电极(无论是金属或其它导电材料)，该栅极绝缘体则依次设置在半导体基板上方。根据本发明的一个实施例的制作IC器件50的方法，如图I所示，可通过提供具有表面62的半导体基板60开始。该半导体基板可以是娃(Si)、掺锗的娃(SiGe)、碳或用于半导体行业中的其它半导体材料。在该半导体基板中形成如浅沟槽隔离(STI)的隔离区64，从表面延伸到基板中，并且用来帮助界定一个井区(well region)660该隔离区64提供形成在井区66中的一个器件(或多个器件)和形成在邻近井区中的器件之间的电气隔离。虽然不是使用在所有的集成电路中，可在该井区底下形成埋入层68。对于η型信道MOS晶体管，该井区是杂质掺杂的P型。根据一个实施例，制造半导体器件的方法接着在表面62上形成薄绝缘层70。在该薄绝缘层上方沉积金属、硅或者如多晶硅的模拟栅极材料的层72。如图2所示，该方法接着图案化层72，来形成栅极或其它结构74。通过传统的光刻图案化和各向异性刻蚀，例如，通过反应离子刻蚀(RIE)，可形成结构74。根据一个实施例，使用结构74作为离子注入掩模，通过离子注入如砷离子的η型导电性决定离子到该井区的表面中，形成源极和漏极延伸76。该源极和漏极延伸因此与结构74自对准。根据本发明的一个实施例，在结构74的边缘形成侧壁间隔体78，如图3所示。可例如通过沉积如氧化物或氮化物覆盖结构74的介质材料的层73和绝缘层70来形成该侧壁间隔体。以各向异性蚀刻来蚀刻该介质材料，而该各向异性刻蚀继续蚀刻薄绝缘层70的暴露部分，以产生该侧壁间隔体78 (见图4)。参考图4，使用结构74和侧壁间隔体78作为离子注入掩模，通过离子注入如砷或磷离子的η型导电性决定离子到井区66的表面中，形成深源极和漏极区80。该深源极和漏极区因此与该侧壁间隔体自对准，且也与结构74自对准并间隔开来。通过例如快速热退火(RTA)来热退火该器件结构，以激活已注入的离子。虽然各种实施例的此说明集中在η型信道MOS晶体管的制造上，在本领域的技术人员会明白，虽然已进行上述的该源极和漏极杂质掺杂过程步骤，可施加掩蔽材料层来覆盖和保护可能是所要的IC的一部分的P型信道器件。在完成η型源极和漏极区后，可移除该掩蔽层并施加另一掩蔽层来覆盖和保护η型信道器件。然后可以和对η型信道器件所述的类似方式处理P型信道器件，但很明显地改变杂质掺杂类型。可在注入每一种器件类型后或者在器件类型两者都接收到源极和漏极注入后，可进行热退火来激活已注入的离子。
现在参考图4-图7，根据本发明的一个实施例，结构74适当地包括栅极电极94，且层70适地当包括栅极绝缘体92。栅极绝缘体92可以是，例如，热生长的二氧化硅层，也许掺氮，被二氧化铪或其它高k介质材料的层所覆盖。该复合栅极绝缘体是一种高k绝缘体，因为它具有大于单独二氧化硅的介质常数的介电常数。该栅极电极材料可以是，例如，被多晶硅层所覆盖的金属层。可以选择金属层，正如在本领域中的技术人员所熟知，以实现正被制造的MOSFET器件的一个适当阈值电压。根据一个替代实施例，栅极绝缘体层92可以是，例如，热生长的二氧化硅层，且栅极电极材料94可以是多晶硅或非晶硅的层。在本领域中的技术人员将完全明白，可以通过传统的中间工艺(MOL ；MiddleofLine)和后段工艺处理步骤进一步处理器件50。那些处理步骤可能包含，例如，蚀刻接点开口穿过空隙填补材料层来暴露该源极和漏极区的表面区域、形成延伸进入接点开口中到表面区域的硅化物和/或金属接点、形成导电器件互连、沉积层间介质、等等。更特别地且继续参考图5-图6，根据POR过程，于基板60的表面62上生长硅化镍层77。硅化物层77的制造涉及在基板60的主动区179还有开放区177两者上方沉积如镍的薄金属层75的过程。本领域的技术人员会认知到主动区179大致对应到密集图案化区域或含有大高宽比(AR)特征的区。相反地，开放区域177大致对应到具有很少或没有特征(如栅极、电极、或其它微电子结构)的区域。另外，根据POR过程,可施加金属层75到基板60的表面62作为金属原子(如镍)的一层薄，例如，通过化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、或者等离子蒸气沉积(PVD)。金属层75在POR过程中通常是在IlOA镍的范围中。持续参考图5-图6，由于例如与各自的结构50相关的深洞几何形状的缘故，金属层75在开放区75中呈现第一厚度79，并在主动区79的一些区域中呈现第二厚度69。层75的厚度69通常是小于厚度79。这部分是因为一些金属是沉积在结构94的侧表面或侧壁78上。这在大高宽比(AR)特征和结构中，还有在高密度主动区中是特别普遍。特别参考图6，图案化的硅化镍层77是使用热迁移过程，如快速热退火(RTA)，生长在基板表面上。在POR过程中，在摄氏330度(330°C)进行退火30秒。这导致金属层75迁移进入到基板60内在开放区177中到一近似深度79，和在主动区179中到一近似深度69。可以使用任何适合的Ni剥除(strip)过程来移除未反应的金属81。
希望产生连续且均质的硅化镍层77，其在该器件的主动和开放区两者中都有均匀的厚度。然而，通过PVD阶梯覆盖连同约30秒的330°C的热预算来界定在pFET主动区域上的硅化镍厚度的目前已知方法会造成“点状”硅化镍层，尤其是存在有SiGe的情况下。在产生的硅化物中观察到的孔、空隙、或隧道，其特征在于范围在5-10纳米中的较小的孔，和范围在50-100纳米中的较大的孔。当初步生长时，硅化镍在整个器件表面上看似实质上均质；但在中间工艺(MOL)过程(如PECVD SiN层的沉积和紫外线固化(UV固化))中的热负荷和应变累积下，形成点状硅化镍。点状硅化镍的问题尤其严重是在于它可以显着增加接触电阻，这是由于在孔或空隙附近的横截面积减少的缘故。更糟的是，可能会造成局部的开路情形。此外，接点可能会移动位置、漂移或击穿硅化镍孔，甚至可能相互接合。点状硅化镍的这些和其它效果会不利地影响IC器件性能和器件制造产量。 现在参考图8和图9，根据POR方法制造的密集图案化结构801在硅化镍层806中呈现出孔802。如所示，接点804可能会穿透或甚至击穿孔802。在POR过程中，由于在主动区域中的较薄的硅化镍层的缘故，点状硅化镍孔802在密集图案化区域(源极/漏极)中比在较不密集的图案化区域(开放区域)中明显地更为显着(例如在10:1到50 1或更大的程度)。现在参考图10-图12，可通过同时施加金属层1002 (如镍)到基板60的表面62的主动和开放区域两者在200A镍范围中(而不是在图5中所示的POR中到100A镍)来制造IC器件50。如上所述连同图5-图7，因为有微电子结构(尤其是密集图案化和大AR结构)的缘故，在开放区77中的层1002的厚度1004可能略大于在主动区域79中的层1002的厚度 1006。也就是说，当沉积金属在主动区域中时，一些金属是沉积在微电子结构的顶表面上，且一些金属是沉积在微电子结构之间的基板表面上。在本领域中的技术人员会认知到否则落在结构之间的基板表面上的一些金属原子会粘到微电子结构的侧表面和到其相关的侧壁(如果有的话)，造成在结构之间比在开放区域中所观察到要略薄的金属层。与在图5-图7中于上所述的POR过程(其中硅化镍厚度主要是通过PVD阶梯覆盖所界定)相反，根据一个优选的实施例，硅化镍厚度主要是通过热预算所控制，且特别是通过在240-320°C的范围中(较佳约280-300且最佳约摄氏300度)约30秒的退火。也就是说，从基板的顶表面转移到基板中的金属量(即所得的经退火的层的厚度)主要是取决于热预算(时间和温度)，而不是取决于待转移的金属的层的初始厚度。持续参考图10-图12，约30秒的摄氏300度的热预算界定了在开放区域177中具有在50-200A范围中(且最好是约100A)的厚度1008的硅化镍层部分1016。然而，因为根据一优选的实施例，硅化镍厚度主要是受热控制，在主动区域179中的硅化物层1018具有比POR过程中可取得的更大的厚度，从而减轻或消除点状镍硅化物的问题。如在图11-图12中所示，根据本发明的一个实施例，在开放区域中的硅化镍层1016基本上和在主动区域中的硅化镍厚度1014相同。因此，存在着提供制造具有在器件的主动区和开放区两者中实质上无孔洞的硅化镍层的集成电路的方法的一种需要。另外，希望于存在有SiGe的情况下提供具有连续的硅化物层的MOSFET晶体管。还存在着提供具有硅化物层的IC器件和用于制造IC器件的方法的另一种需要，该硅化物层在大高宽比(AR)结构附近无空隙且在整个器件表面上有均匀的厚度。虽然已在上述详细说明中提出至少一个示范实施例，可认知到存在广大数量的变 化。也应该认知到示范实施例仅是例子，不是为了以任何方式限制本发明的范围、适用性或组态。更确切地，上述详细说明将提供在本领域的技术人员实施示范实施例的一个方便导弓丨。可做出组件的大小、间距和掺杂的各种变化，而不背离在所附的权利要求书中所提出的本发明的范围和其法律等效者。
权利要求
1.一种在具有主动区和开放区的硅基板上制造集成电路器件的方法，包括 在所述开放区和所述主动区上方沉积金属层； 转移所述金属层的至少一部分进入到所述开放区和所述主动区的个别表面内以在所述主动和所述开放区中产生硅化物层； 通过暴露所述基板于预定的升高温度一段预定的时间来控制所述硅化物层的穿透深度于均匀的厚度，留下一些多余金属在至少所述开放区的所述表面上；以及从所述开放区的所述表面移除所述多余金属。
2.根据权利要求I所述的方法，其中沉积金属层包括沉积镍层。
3.根据权利要求I所述的方法，进一步包括 在沉积所述金属层前图案化在所述主动区中的微电子结构；以及 其中沉积所述金属层包括沉积所述金属层于所述微电子结构的顶表面上。
4.根据权利要求3所述的方法，其中所述微电子结构的至少一者包括栅极电极。
5.根据权利要求4所述的方法，其中转移包括在所述主动和所述开放区域中产生均质的娃化镍层。
6.根据权利要求3所述的方法，其中图案化微电子结构包括图案化大高宽比结构。
7.根据权利要求I所述的方法，其中沉积所述金属层包括沉积厚度范围约200A的镍层。
8.根据权利要求I所述的方法，其中沉积所述金属层包括通过化学气相沉积来沉积镍。
9.根据权利要求I所述的方法，其中沉积所述金属层包括通过等离子体增强化学气相沉积来沉积镍。
10.根据权利要求2所述的方法，其中沉积所述金属层包括通过物理气相沉积来沉积镍。
11.根据权利要求2所述的方法，其中所述硅基板包括SiGe。
12.根据权利要求11所述的方法，其中转移包括所述镍进入到所述SiGe的热迁移。
13.根据权利要求12所述的方法，其中所述热迁移过程包括快速热退火。
14.根据权利要求13所述的方法，其中所述快速热退火包括在约摄氏240到320度的温度范围退火所述基板约30秒。
15.根据权利要求13所述的方法，其中所述快速热退火步骤包括在约摄氏300度的温度退火所述半导体基板。
16.根据权利要求15所述的方法，其中 沉积所述金属层包括沉积厚度范围约200A的镍层；以及 控制包括控制所述硅化镍层的穿透深度于范围约100A的厚度。
17.根据权利要求15所述的方法，其中控制包括横跨所述主动和所述开放区域产生范围约IOOnm的均匀厚度的连续均质硅化镍层，所述硅化镍层实质上无点状NiSi型的孔。
18.根据权利要求I所述的方法，其中移除包括从所述开放区移除未反应的镍。
19.一种在具有主动区和开放区的硅基板上制造集成电路器件的方法，包括 在所述主动区上图案化微电子结构； 在所述主动和所述开放区上沉积厚度约200A的镍原子层；迁移所述镍原子进入到所述开放区和所述主动区的个别表面内以产生硅化镍层； 通过在约300°C退火所述基板约30秒来控制所述硅化镍层的穿透深度于约100A的均匀厚度； 留下一些未反应的镍原子在所述开放区的所述表面上；以及 从所述开放区的所述表面移除所述未反应的镍原子。
20.一种金属氧化物半导体场效应晶体管器件，包括 具有主动区和开放区的硅锗半导体基板； 具有界定在所述主动区上已图案化的隔离区的侧壁的多个栅极电极；以及 延伸到包含所述隔离区的所述主动和所述开放区中于范围约100A的均匀穿透深度的 娃化镍层； 其中所述硅化物层是实质上均质且实质上无点状NiSi型的孔。
全文摘要
本发明涉及具有改进的硅化物厚度均匀性的金属氧化物半导体场效应晶体管集成电路和其制造方法，提供一种具有均匀厚度且实质上无“点状”NiSi型的孔的硅化物层的MOSF ET器件，和用于其制造的方法。一种这样的方法涉及同时在半导体基板的主动和开放区域上方沉积一金属层，例如镍。通过热预算决定金属的部分或全部转移至基板中的深度。采用快速热退火过程以在主动和开放区域两者中都产生均匀厚度的NiSi层。一旦得到所需厚度的NiSi层，从基板表面移除多余金属。
文档编号H01L21/8238GK102969277SQ201210315689
公开日2013年3月13日 申请日期2012年8月30日 优先权日2011年8月31日
发明者C·菲兹, S·威德曼, S·弗莱克豪斯基, P·巴尔斯, R·吉尔蒂格凯特 申请人:格罗方德半导体公司