专利名称：一种具有背电极结构的氮化镓基异质结场效应晶体管的制作方法
技术领域：
本发明涉及半导体器件领域，具体是指ー种具有背电极结构的氮化镓(GaN)基异质结场效应晶体管。
背景技术：
氮化镓(GaN)基异质结场效应晶体管具有禁带宽度大、临界击穿电场高、电子饱和速度高、导热性能好、抗辐射和良好的化学稳定性等优异特性，同时氮化镓(GaN)材料可以与铝镓氮(AlGaN)等材料形成具有高浓度和高迁移率的ニ维电子气异质结沟道，因此特别适用于高压、大功率和高温应用，是电カ电子应用最具潜力的晶体管之一。图I为现有技术普通GaN HFET结构示意图，主要包括衬底，氮化铝(AlN)成核层，氮化镓(GaN)缓冲层，氮化铝(AlN)插入层，铝镓氮(AIGaN)势垒层以及铝镓氮(AIGaN)势垒层上形成的源极、漏极和栅极，其中源极和漏极与铝镓氮(AIGaN)势垒层形成欧姆接触， 栅极与铝镓氮(AIGaN)势垒层形成肖特基接触。但是对于普通GaN HFET而言，当器件承受耐压时，由于栅极和漏极之间沟道ニ维电子气不能够完全耗尽，使得沟道电场主要集中在栅极边缘(如图6中所示)，导致器件在较低的漏极电压下便被击穿。同时从源极注入的电子可以经过GaN缓冲层到达漏极，形成漏电通道，过大的缓冲层泄漏电流同样会导致器件提前击穿，无法充分发挥GaN材料的高耐压优势，从而限制GaN HFET在高压方面的应用。在本发明提出以前，为了使栅极与漏极之间电场分布更加均匀，抑制缓冲层泄漏电流，提高器件击穿电压，通常使用以下方法使用场板技术[D.Visalli et al. , “Limitations of Field Plate EffectDue to the Silicon Substrate in AlGaN/GaN/AlGaN DHFETs，，，IEEE Trans. ElectronDevices, Vol. 57，No. 12, p. 3333-3339 (3060)]。场板结构可以有效地耗尽其下的沟道ニ维电子气，扩展栅极与漏极之间的ニ维电子耗尽区域，使栅漏之间的电场分布更加均匀，从而达到提高击穿电压的目的。但场板结构依然无法完全耗尽栅极与漏极之间的沟道ニ维电子气，同时无法抑制缓冲层泄漏电流，不能充分发挥GaN材料的耐压优势，并且场板结构会引入额外的栅源或栅漏电容，降低器件频率特性。在缓冲层内惨入碳、铁等杂质[EldadBahat-Treidel et al. /iAlGaN/GaN/GaN:CBack-Barrier HFETs With Breakdown Voltage of Over IkV and Low R0NXA，，，Trans,on Electron Devices, Vol. 57, No. 11, p. 3050-3058 (3060)]。碳、铁等杂质会在 GaN缓冲层内引入深能级电子陷阱，俘获从源极注入的电子，增大缓冲层电阻，同时被电子占据的陷阱有助于耗尽沟道中ニ维电子气，使器件沟道电场分布更加均匀。但是该技术不能完全耗尽沟道中的ニ维电子气，无法充分发挥GaN材料的耐压优势，同时碳、铁等杂质引入的深能级陷阱会导致诸如导通电阻増大、输出电流下降、电流崩塌效应和反应速度下降等负面影响。使用表面电场降低(RESURF)技术，在缓冲层内引入P型杂质[S. Karmalkar etal. , “RESURF AlGaN/GaN HFET for High Voltage Power Switching”，IEEE ElectronDevice Letters, Vol. 22，No. 8，p. 373-375 (2001) ·]。带有 RESURF 结构的 GaN HFET结构如图2所示，主要包括衬底，氮化铝(AlN)成核层，P型氮化镓(GaN)缓冲层，氮化镓(GaN)沟道层，氮化铝(AlN)插入层，铝镓氮(AlGaN)势垒层以及铝镓氮(AlGaN)势垒层上形成的源极、漏极和栅扱。缓冲层中引入P型杂质后，ニ维电子气沟道和P型缓冲层之间形成ー个p-n结。当器件处于反向偏置承受耐压吋，由于栅级与漏极之间的p-n结被反向偏置，ニ维电子气沟道与P型缓冲层将会相互耗尽，沟道中ニ维电子气耗尽区扩展，使得沟道电场分布更加均匀，从而提高器件击穿电压。同时耗尽的P型GaN缓冲层可以有效地抑制缓冲层泄漏电流，进ー步提升器件击穿电压。但对于图2所示的普通RESURF GaN HFET，当器件处于反向偏置时，ニ维电子气沟道和P型缓冲层之间的反向偏置电压不足以使沟道ニ维电子气和P型缓冲层完全耗尽，从而无法达到GaN材料的耐压极限。
发明内容
本发明所要解决的技术问题是提供ー种具有背电极结构的氮化镓基异质结场效应晶体管，通过引入与衬底接触的背电极，调整器件缓冲层电势分布，使器件沟道电场分布 更加均匀，提升器件击穿电压。本发明的目的通过下述技术方案实现ー种具有背电极结构的氮化镓基异质结场效应晶体管，从下至上依次主要由衬底，氮化铝(AlN)成核层，P型缓冲层，氮化镓(GaN)沟道层，氮化铝(AlN)插入层及势垒层组成，在势垒层上形成有源极、漏极和栅扱，源极及漏极与势垒层形成欧姆接触，栅极与势垒层形成肖特基接触，为了提升器件击穿电压，该氮化镓基异质结场效应晶体管还包括与衬底接触的背电极。所述的P型缓冲层为P型AlxInyGazN缓冲层；所述的势垒层为AlxInyGazN势垒层。
所述的 P 型 AlxInyGazN 缓冲层与 AlxInyGazN 势鱼层中，x+y+z=l,O く x く I,O ^ y ^ I,O ^ z ^ I。所述的背电极由金属或半导体材料制作而成。背电极的连接方式有两种ー种是背电极与源极、漏极或栅极连接；另一种是背电极单独偏置，其偏置电压介于栅极电压与漏极电压之间。衬底厚度为O到100 μ m，氮化铝(AlN)成核层的厚度为IOnm到3 μ m，所述P型掺杂AlxInyGazN缓冲层厚度为O. 5 μ m到8 μ m，所述氮化镓(GaN)沟道层厚度为IOnm到3 μ m，所述氮化招(AlN)插入层厚度为Inm到IOnm,所述AlxInyGazN势鱼层厚度为Inm到lOOnm。在所述P型AlxInyGazN缓冲层中，NpTbuf的值介于O到2ns，其中Np为P型AlxInyGazN缓冲层掺杂体密度，Tbuf为P型AlxInyGazN缓冲层厚度，ns为沟道ニ维电子气面密度。所述背电极长度介于O与L之间，L为器件有源区长度。虽然上述发明内容是以GaN HFET为例进行说明，但是所提出的结构同样适用于其他半导体材料构成的多种HFET结构。本发明与现有技术相比，具有如下的优点和有益效果本发明通过引入背电极，调整器件缓冲层电势分布，増大反向偏置时ニ维电子气沟道和P型缓冲层之间的电势差，使器件沟道ニ维电子气和P型缓冲层达到完全耗尽，从而使器件沟道电场分布更加均匀，提升器件击穿电压；同时完全耗尽的P型缓冲层可以更加有效地抑制缓冲层泄漏电流，进ー步提升器件击穿电压。
图I是己有技术GaN HFET结构示意图。图2是已有技术RESURF GaN HFET结构。图3是本发明提供的GaN HFET结构示意图。图4是本发明提供的GaN HFET与已有技术GaN HFET截止状态下漏极泄漏电流比较。图5是本发明提供的GaN HFET与已有技术RESURF GaN HFET截止状态下ニ维电子气沟道与P型缓冲层之间的电势差分布比较。
图6是本发明提供的GaN HFET与已有技术GaN HFET截止状态下沟道电场分布比较。其中，图中附图标记对应的零部件名称为301 一源极，302 —漏极，303 —栅极，304 —势垒层，305 —氮化铝(AlN)插入层，306 一氮化镓(GaN)沟道层，307 — P型缓冲层，308 —氮化铝(AlN)成核层，309 —衬底，310 —背电极。
具体实施例方式下面结合实施例对本发明作进ー步地详细说明，但本发明的实施方式不限于此。实施例图I是己有技术GaN HFET结构示意图，主要包括衬底，氮化铝(AlN)成核层，氮化镓(GaN)缓冲层，氮化铝(AlN)插入层，铝镓氮(AlGaN)势垒层以及铝镓氮(AlGaN)势垒层上形成的源极、漏极和栅极，其中源极和漏极与铝镓氮(AlGaN)势垒层形成欧姆接触，栅极与铝镓氮(AlGaN)势垒层形成肖特基接触。图2是已有技术RESURF GaN HFET结构，主要包括衬底，氮化铝(AlN)成核层，P型氮化镓(GaN)缓冲层，氮化镓(GaN)沟道层，氮化铝(AlN)插入层，铝镓氮(AlGaN)势垒层以及铝镓氮(AlGaN)势垒层上形成的源极、漏极和栅极，其中源极和漏极与势垒层形成欧姆接触，栅极与势垒层形成肖特基接触。图3是本发明提供的GaN HFET结构示意图，主要包括衬底309 (衬底厚度为O到100 μ m)，氮化铝(AlN)成核层308，P型缓冲层307 (P型AlxInyGazN缓冲层)，氮化镓(GaN)沟道层306，氮化铝(AlN)插入层305，势垒层304 (AlxInyGazN势垒层)以及势垒层304(AlxInyGazN势垒层)上形成的源极301、漏极302和栅极303，其中源极301和漏极302与AlxInyGazN势垒层形成欧姆接触，栅极303与AlxInyGazN势垒层形成肖特基接触，它还包括与衬底309相连的背电极310，背电极310由金属或半导体材料制作，其连接方式可以是与源极301、漏极302或栅极303连接，也可以是单独偏置的，此时其偏置电压介于栅极303电压与漏极302电压之间；背电极310长度介于O与L之间，L为器件有源区长度。P型缓冲层307为P型AlxInyGazN缓冲层；势垒层304为AlxInyGazN势垒层。P 型 AlxInyGazN 缓冲层与 AlxInyGazN 势鱼层中，x+y+z=l,0 ^ x ^ 1,0 ^ y ^ I,O彡z彡I。
在P型AlxInyGazN缓冲层中，NpTbuf的值介于O到2ns，其中Np为P型AlxInyGazN缓冲层掺杂体密度，Tbuf为P型AlxInyGazN缓冲层厚度，ns为沟道ニ维电子气面密度。在本发明的GaN HFET中，最易于说明本发明意图的例子是图3所示的带有背电极310的GaN HFET与已有普通GaN HFET (图I)和普通RESURF GaN HFET (图2)对比；器件结构參数由表I给出。图4是本发明提供的GaN HFET与已有技术GaN HFET截止状态下漏极302泄漏电流比较；器件击穿电压定义为截止状态下漏极302电流达到ImA/mm时，漏极302所施加的偏置电压。如图4所示为截止状态下，不同GaN HFET结构漏极302泄漏电流比较，其中3条曲线从右至左分别为本发明提供的带有背电极310的GaN HFET漏极302泄漏电流、普通RESURF GaN HFET漏极泄漏电流和普通GaN HFET漏极泄漏电流。从图中可以看出，与普通GaN HFET和普通RESURF GaN HFET相比，背电极310的引入有效降低了器件的泄漏电流，提升了器件的击穿电压。表I器件仿真结构參数
权利要求
1.一种具有背电极结构的氮化镓基异质结场效应晶体管，从下至上依次主要由衬底(309)，氮化铝(AlN)成核层(308)，P型缓冲层(307)，氮化镓(GaN)沟道层(306)，氮化铝(AlN)插入层(305)及势垒层(304)组成，在势垒层(304)上形成有源极(301)、漏极(302)和栅极(303)，源极(301)及漏极(302)与势垒层(304)形成欧姆接触，栅极(303)与势垒层(304)形成肖特基接触，其特征在于还包括与衬底(309)接触的背电极(310)。
2.根据权利要求I所述的一种具有背电极结构的氮化镓基异质结场效应晶体管，其特征在于所述的P型缓冲层(307)为P型AlxInyGazN缓冲层。
3.根据权利要求2所述的一种具有背电极结构的氮化镓基异质结场效应晶体管，其特征在于所述的势垒层(304)为AlxInyGazN势垒层。
4.根据权利要求2或3所述的一种具有背电极结构的氮化镓基异质结场效应晶体管，其特征在于所述的P型AlxInyGazN缓冲层与AlxInyGazN势鱼层中，x+y+z=l,0；^x；^ I,O ^ y ^ I,O ζ I。
5.根据权利要求4所述的一种具有背电极结构的氮化镓基异质结场效应晶体管，其特征在于所述的背电极(310)由金属或半导体材料制作而成。
6.根据权利要求5所述的一种具有背电极结构的氮化镓基异质结场效应晶体管，其特征在于所述的背电极(310)与源极(301)、漏极(302)或栅极(303)连接。
7.根据权利要求5所述的一种具有背电极结构的氮化镓基异质结场效应晶体管，其特征在于所述的背电极(310)单独偏置，其偏置电压介于栅极(303)电压与漏极(302)电压之间。
8.根据权利要求6或7所述的一种具有背电极结构的氮化镓基异质结场效应晶体管，其特征在于所述衬底(309)的厚度为O到100 μ m。
9.根据权利要求8所述的一种具有背电极结构的氮化镓基异质结场效应晶体管，其特征在于在所述P型AlxInyGazN缓冲层中，NpTbuf的值介于O到2ns，其中Np为P型AlxInyGazN缓冲层掺杂体密度，Tbuf为P型AlxInyGazN缓冲层厚度，ns为沟道二维电子气面密度。
10.根据权利要求9所述的一种具有背电极结构的氮化镓基异质结场效应晶体管，其特征在于所述背电极(310)长度介于O与L之间，L为器件有源区长度。
全文摘要
本发明公开了一种具有背电极结构的氮化镓基异质结场效应晶体管， 从下至上依次主要由衬底，氮化铝成核层，P型铝铟镓氮缓冲层，氮化镓沟道层，氮化铝插入层及铝铟镓氮势垒层组成，在势垒层上形成有源极、漏极和栅极，源极及漏极与势垒层形成欧姆接触，栅极与势垒层形成肖特基接触，该氮化镓基异质结场效应晶体管还包括与衬底接触的背电极。本发明中的背电极通过调制器件缓冲层电势分布，增大二维电子气沟道与P型铝铟镓氮缓冲层之间的电势差，使沟道二维电子气与缓冲层内P型杂质达到完全耗尽，从而使器件沟道电场分布更加均匀，提升器件的击穿电压。
文档编号H01L29/778GK102820325SQ201210324418
公开日2012年12月12日 申请日期2012年9月5日 优先权日2012年9月5日
发明者杜江峰, 赵子奇, 尹江龙, 张新川, 马坤华, 罗谦, 于奇 申请人:电子科技大学