一种大电流密度、低电压功率型发光二极管及其制造方法
【专利摘要】本发明提供一种大电流密度、低电压功率型发光二极管及其制造方法，先于半导体衬底表面制作多个发光单元，且由相邻的两个发光单元组成并联单元；然后制作掩膜版并依据并各该联单元进行正划形成裂片走道；然后依据掩膜版进行ICP刻蚀，以在并联单元内的两个发光单元交接处形成隔离走道，同时在所述裂片走道及隔离走道侧壁形成波浪形的粗化结构；最后制作电极、背镀反射镜以及裂片以获得相互隔离的并联单元。本发明可以提高芯片的稳定性；将传统的单颗功率型LED芯片改成两颗并联，通过优化芯片电流密度的方式提高芯片的发光效率，并通过电流分流降低芯片的工作电压；侧壁的波浪形粗化结构有利于提高芯片的出光效率。
【专利说明】一种大电流密度、低电压功率型发光二极管及其制造方法
【技术领域】
[0001]本发明属于半导体照明领域，特别是涉及一种大电流密度、低电压功率型发光二极管及其制造方法。
【背景技术】
[0002]半导体照明作为新型高效固体光源，具有寿命长、节能、环保、安全等显著优点，将成为人类照明史上继白炽灯、荧光灯之后的又一次飞跃，其应用领域正在迅速扩大，正带动传统照明、显示等行业的升级换代，其经济效益和社会效益巨大。正因如此，半导体照明被普遍看作是21世纪最具发展前景的新兴产业之一，也是未来几年光电子领域最重要的制高点之一。发光二极管是由II1-1V族化合物，如GaAs (砷化镓)、GaP (磷化镓)、GaAsP (磷砷化镓)等半导体制成的，其核心是PN结。因此它具有一般P-N结的1-N特性，即正向导通，反向截止、击穿特性。此外，在一定条件下，它还具有发光特性。在正向电压下，电子由N区注入P区，空穴由P区注入N区。进入对方区域的少数载流子(少子)一部分与多数载流子(多子)复合而发光。
[0003]现有的功率型发光二极管多为单个的发光二极管单元组成的，这种单个的发光二极管难以承受较高的电压而严重影响其功率的提高，因而往往难以达到所期待的性能要求。
[0004]进一步地，根据斯涅耳定律，现有GaN基LED的光抽取效率受制于GaN与空气之间巨大的折射率差，光从GaN (n?2.5)到空气(n=1.0)的临界角约为23°，只有在入射角在临界角以内的光可以出射到空气中，而临界角以外的光只能在GaN内部来回反射，直至被自吸收，严重降低了发光二极管的出光效率。
【发明内容】
[0005]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种大电流密度、低电压功率型发光二极管及其制造方法，用于解决现有技术中功率型发光二极管电压承受能力差、且出光效率难以提高的问题。
[0006]为实现上述目的及其他相关目的，本发明提供一种大电流密度、低电压功率型发光二极管的制造方法，所述制造方法至少包括以下步骤:
[0007]I)提供一半导体衬底，于所述半导体衬底表面依次形成包括N型层、量子阱层及P型层的发光元件，并于所述发光元件中定义多个发光单元，且每相邻的两个发光单元组成
一并联单元；
[0008]2)于各该发光单元制作N电极制备区域；
[0009]3)于上述结构表面制作掩膜版，所述掩膜版在各该并联单元内的两个发光单元交接处具有预设宽度的窗口 ；
[0010]4)对所述发光元件进行正划，于各该并联单元的交接处形成延伸至所述半导体衬底内且具有预设深度的裂片走道；[0011]5)依据所述掩膜版采用感应耦合等离子ICP刻蚀法对上述结构进行刻蚀，以在各该并联单元内的两个发光单元交接处形成直至所述半导体衬底的隔离走道，同时于各该裂片走道及隔离走道侧壁形成粗化结构；
[0012]6)去除所述掩膜版；
[0013]7)于各该发光单元的P型层上表面制作透明导电层，于各该透明导电层表面制作P电极，并于各该N电极制备区域制备N电极；
[0014]8)从背面减薄所述半导体衬底，并于所述半导体衬底背面制作反射镜；
[0015]9)依据各该并联单元进行裂片，获得独立的并联单元。
[0016]在本发明的大电流密度、低电压功率型发光二极管的制造方法中，所述半导体衬底为蓝宝石衬底，所述N型层为N-GaN层，所述量子阱层为InGaN层，所述P型层为P-GaN层。
[0017]在本发明的大电流密度、低电压功率型发光二极管的制造方法步骤2)中，先制作光刻掩膜版，然后采用ICP刻蚀法刻蚀所述P型层及量子阱层形成一 N型层平台，以形成N电极制备区域。
[0018]在本发明的大电流密度、低电压功率型发光二极管的制造方法中，步骤3)所述的掩膜版为图形化的SiO2层，其中，所述SiO2层于各该并联单元中的两个发光单元交接处具有预设宽度的窗口。
[0019]在本发明的大电流密度、低电压功率型发光二极管的制造方法中，步骤4)中采用激光划片的方式对所述发光元件进行正划。
[0020]在本发明的大电流密度、低电压功率型发光二极管的制造方法中，所述粗化结构为规则的波浪形微结构。
[0021]在本发明的大电流密度、低电压功率型发光二极管的制造方法中，所述预设深度为20?30微米。
[0022]在本发明的大电流密度、低电压功率型发光二极管的制造方法中，步骤8)中采用研磨或湿法腐蚀法减薄所述半导体衬底。
[0023]在本发明的大电流密度、低电压功率型发光二极管的制造方法中，步骤9)中采用刀片裂片的方式对各该并联单元进行裂片，获得独立的并联单元。
[0024]本发明还提供一种依据权上述任意一方案所述的大电流密度、低电压功率型发光二极管的制造方法所制造的大电流密度、低电压功率型发光二极管。
[0025]如上所述，本发明的大电流密度、低电压功率型发光二极管及其制造方法，具有以下有益效果:于半导体衬底表面制作多个发光单元，且由相邻的两个发光单元组成并联单元；然后制作掩膜版并依据并各该联单元进行正划形成裂片走道；然后依据掩膜版进行ICP刻蚀，以在并联单元内的两个发光单元交接处形成隔离走道，同时在所述裂片走道及隔离走道侧壁形成波浪形的粗化结构；最后制作电极、背镀反射镜以及裂片以获得相互隔离的并联单元。本发明可以提高芯片的稳定性；将传统的单颗功率型LED芯片改成两颗并联，通过优化芯片电流密度的方式提高芯片的发光效率，并通过电流分流降低芯片的工作电压；侧壁的波浪形粗化结构有利于提高芯片的出光效率。
【专利附图】
【附图说明】[0026]图广图2b显示为本发明大电流密度、低电压功率型发光二极管及其制造方法步骤I)所呈现的结构示意图。
[0027]图3a~图3b显示为本发明大电流密度、低电压功率型发光二极管及其制造方法步骤2)所呈现的结构示意图。
[0028]图4显示为本发明大电流密度、低电压功率型发光二极管及其制造方法步骤3)所呈现的结构示意图。
[0029]图5a~图5b显示为本发明大电流密度、低电压功率型发光二极管及其制造方法步骤4)所呈现的结构示意图。
[0030]图6显示为本发明大电流密度、低电压功率型发光二极管及其制造方法步骤5)所呈现的结构示意图。
[0031]图7显示为本发明大电流密度、低电压功率型发光二极管及其制造方法步骤6)所呈现的结构示意图。
[0032]图8~图9显示为本发明大电流密度、低电压功率型发光二极管及其制造方法步骤
7)所呈现的结构示意图。
[0033]图10显示为本发明大电流密度、 低电压功率型发光二极管及其制造方法步骤8)所呈现的结构示意图。
[0034]图1la~图1lb显示为本发明大电流密度、低电压功率型发光二极管及其制造方法步骤9)所呈现的结构示意图。
[0035]元件标号说明
[0036]I并联单元
[0037]10发光单元
[0038]101半导体衬底
[0039]102N 型层
[0040]103量子阱层
[0041]104 P 型层
[0042]105N电极制备区域
[0043]106掩膜版
[0044]107窗口
[0045]108裂片走道
[0046]109粗化结构
[0047]110隔离走道
[0048]111透明导电层
[0049]112P 电极
[0050]113N 电极
[0051]114 反射镜
【具体实施方式】
[0052]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0053]请参阅图f图lib。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0054]如图f图1lb所示，本实施例提供一种大电流密度、低电压功率型发光二极管及其制造方法，所述制造方法至少包括以下步骤:
[0055]如图f图2b所示，首先进行步骤1)，提供一半导体衬底101，于所述半导体衬底101表面依次形成包括N型层102、量子阱层103及P型层104的发光元件，并于所述发光元件中定义多个发光单元10，且每相邻的两个发光单元10组成一并联单元I。
[0056]所述半导体衬底101为Si衬底、SiC衬底、AsGa衬底、蓝宝石衬底等，在本实施例中，所述的半导体衬底101为蓝宝石衬底。所述N型层102为N-GaN层、N-GaP层等，所述量子阱层103为InGaN层、AlInGaP层等，所述P型层104为P-GaN层、P-GaP层等。在本实施例中，所述N型层102为N-GaN层，所述量子阱层103为InGaN层，所述P型层104为P-GaN层，制备方法为化学气相沉积法。当然，在其它的实施例中，可以选用其它的发光外延层，其制备方法也可以选用一切预期的外延手段。所述并联单元I由两个相邻的发光单元10组成。
[0057]如图3a?图3b所示，然后进行步骤2)，于各该发光单元10制作N电极制备区域105。
[0058]具体地，先制作光刻掩膜版，然后采用ICP刻蚀法刻蚀所述P型层104及量子阱层103形成一 N型层102平台，该裸露的N型层102平台即为N电极制备区域105。
[0059]如图4所示，然后进行步骤3)，于上述结构表面制作掩膜版106，所述掩膜版106在各该并联单元I内的两个发光单元10交接处具有预设宽度的窗口 107 ；
[0060]在本实施例中，采用化学气相沉积法或蒸镀法于上述结构表面形成掩膜版106，然后在在各该并联单元I内的两个发光单元10交接处对应的掩膜版106中刻蚀出具有预设宽度的窗口 107。在一具体的实施过程中，所述掩膜版106为SiO2层，当然，在其它的实施例中，所述掩膜版106可以为其它材料。
[0061]如图5a?图5b所示，接着进行步骤4)，对所述发光元件进行正划，于各该并联单元I的交接处形成延伸至所述半导体衬底101内且具有预设深度的裂片走道108。
[0062]所述裂片走道108用于后续裂片工艺，为了保证裂片的良率，其必须延伸至所述半导体衬底101内。在本实施例中，采用激光划片的方式依据各该并联单元I对所述发光元件进行正划形成具有预设深度的裂片走道108，所述预设深度为2(T30微米。在一具体的实施过程中，所述预设深度为22微米。当然，在其它实施例中，该预设深度可以依据需求进行改变。
[0063]如图6所示，接着进行步骤5)，依据所述掩膜版106采用感应耦合等离子ICP刻蚀法对上述结构进行刻蚀，以在各该并联单元I内的两个发光单元10交接处形成直至所述半导体衬底101的隔离走道110，同时于各该裂片走道108及隔离走道110侧壁形成粗化结构109。[0064]由于所述掩膜版106在各该并联单元I交接处及各该并联单元I内的两个发光单元10交接处具有窗口 107 (其中，各该并联单元I交接处的窗口是通过步骤4)中的正划形成的)，采用ICP刻蚀以去除各该并联单元I内的两个发光单元10交接处的外延层形成隔离走道110，并使发光单元10之间绝缘，可以避免芯片短路。同时ICP刻蚀在隔离走道110及所述裂片走道108的侧壁形成规则的波浪形粗化微结构，可以大大地增加了芯片侧壁的出光几率。
[0065]如图7所示，然后进行步骤6)，去除所述掩膜版106。
[0066]在本实施例中，采用HF溶液去除所述掩膜版106 (SiO2层)。
[0067]如图8?图9所示，接着进行步骤7)，于各该发光单元10的P型层104上表面制作透明导电层111，于各该透明导电层111表面制作P电极112，并于各该N电极制备区域105制备N电极113。
[0068]需要说明的是，制作透明导电层111时，需要继续保持所述保证并联单元I间及并联单元I内的两个发光单元10间的绝缘。在本实施例中，所述透明导电层111为ITO层。
[0069]如图10所示，然后进行步骤8)，从背面减薄所述半导体衬底101，并于所述半导体衬底101背面制作反射镜114。
[0070]在本实施例中，采用研磨或湿法腐蚀法减薄所述半导体衬底101。所述反射镜114可以为金属层、介质层、或金属层与介质层的叠层。
[0071 ] 如图1 Ia?图1 Ib所示，最后进行步骤9 )，依据各该并联单元I进行裂片，获得独立的并联单元I。
[0072]在本实施例中，采用刀片裂片的方式对各该并联单元I进行裂片，获得独立的并联单元I。
[0073]本实施例还提供一种依据上述大电流密度、低电压功率型发光二极管及其制造方法的实施方式所制造的大电流密度、低电压功率型发光二极管。
[0074]综上所述，本发明的大电流密度、低电压功率型发光二极管及其制造方法，先于半导体衬底表面制作多个发光单元，且由相邻的两个发光单元组成并联单元；然后制作掩膜版并依据并各该联单元进行正划形成裂片走道；然后依据掩膜版进行ICP刻蚀，以在并联单元内的两个发光单元交接处形成隔离走道，同时在所述裂片走道及隔离走道侧壁形成波浪形的粗化结构；最后制作电极、背镀反射镜以及裂片以获得相互隔离的并联单元。本发明可以提高芯片的稳定性；将传统的单颗功率型LED芯片改成两颗并联，通过优化芯片电流密度的方式提高芯片的发光效率，并通过电流分流降低芯片的工作电压；侧壁的波浪形粗化结构有利于提高芯片的出光效率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0075]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【权利要求】
1.一种大电流密度、低电压功率型发光二极管的制造方法，其特征在于，所述制造方法至少包括以下步骤: 1)提供一半导体衬底，于所述半导体衬底表面依次形成包括N型层、量子阱层及P型层的发光元件，并于所述发光元件中定义多个发光单元，且每相邻的两个发光单元组成一并联单元； 2)于各该发光单元制作N电极制备区域； 3)于上述结构表面制作掩膜版，所述掩膜版在各该并联单元内的两个发光单元交接处具有预设宽度的窗口； 4)对所述发光元件进行正划，于各该并联单元的交接处形成延伸至所述半导体衬底内且具有预设深度的裂片走道； 5)依据所述掩膜版采用感应耦合等离子ICP刻蚀法对上述结构进行刻蚀，以在各该并联单元内的两个发光单元交接处形成直至所述半导体衬底的隔离走道，同时于各该裂片走道及隔离走道侧壁形成粗化结构； 6)去除所述掩膜版； 7)于各该发光单元的P型层上表面制作透明导电层，于各该透明导电层表面制作P电极，并于各该N电极制备区域制备N电极； 8)从背面减薄所述半导体衬底，并于所述半导体衬底背面制作反射镜； 9)依据各该并联单元进行裂片，获得独立的并联单元。
2.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于:所述半导体衬底为蓝宝石衬底，所述N型层为N-GaN层，所述量子阱层为InGaN层，所述P型层为P-GaN层。
3.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于:步骤2)中，先制作光刻掩膜版，然后采用ICP刻蚀法刻蚀所述P型层及量子阱层形成一 N型层平台，以形成N电极制备区域。
4.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于:步骤3)所述的掩膜版为图形化的SiO2层，且所述SiO2层于各该并联单元中的两个发光单元交接处具有预设宽度的窗口。
5.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于:步骤4)中采用激光划片的方式对所述发光元件进行正划。
6.根据权利要求1所述的大电流密度、低电压功率型发光二极管及其制造方法，其特征在于:所述粗化结构为规则的波浪形微结构。
7.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于:所述预设深度为2(T30微米。
8.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于:步骤8)中采用研磨或湿法腐蚀法减薄所述半导体衬底。
9.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于:步骤9)中采用刀片裂片的方式对各该并联单元进行裂片，获得独立的并联单元。
10.一种依据权利要求1、任意一项所述的大电流密度、低电压功率型发光二极管的制造方法所制造的大电流密度、低电压功率型发光二极管。
【文档编号】H01L33/00GK103715311SQ201210375852
【公开日】2014年4月9日 申请日期:2012年9月28日 优先权日:2012年9月28日
【发明者】张楠, 郝茂盛 申请人:上海蓝光科技有限公司