专利名称：提高mom电容密度的方法
技术领域：
本发明涉及半导体器件技术领域，尤其涉及一种提高MOM电容密度的方法。
背景技术：
随着半导体集成电路制造技术的不断进步，在性能不断提升的同时也伴随着器件小型化和微型化的进程。电容器是集成电路中的重要组成单元，广泛运用于存储器，微波， 射频，智能卡，高压和滤波等芯片中，具体用途有带通滤波器，锁相环，动态随机存储器等坐寸ο
集成电路芯片中的电容结构多种多样，如MOS场效应管电容， PIP (poly-insulator-poly)电容，可变结电容以及后段互连中的MIM (metal-insulator-metal)电容和 MOM (metal-oxide-metal)电容。存在于后段互连层中的电容结构不占用器件层的面积，且电容的线性特征要远好远其他类型的电容。
目前最常见的后段电容结构有两种其一，如图9所示的金属_绝缘层_金属的 (MIM)平板电容模型，其典型结构是将水平方向平行的金属板40叠成数层，并将所述介电层41间隔于所述金属板41之间，所形成的堆叠结构即为MM电容器。常见的MM电容器结构是由铜金属层-氮化硅介质层-坦金属层的三明治结构。MM电容器尽管结构简单，但形成至少两层金属板40的工艺步骤繁杂，从而增加了制造成本。其二，如图10 (a)、图10 (b)所示的MOM电容，其主要是利用上下两层金属导线50及同层金属之间的整体电容。所述MOM电容器可以用现有的的互连制造工艺来实现，即可以同时完成MOM电容与铜互连结构。且电容密度较高，还可以通过堆叠多层MOM电容来实现较大的电容值，因此在高阶制程有更为广泛的应用。但是，在现有工艺中，因为MOM电容与互连结构同时完成，所以其介质厚度由通孔的高度和金属线的厚度决定。该厚度会影响金属线的方块电阻，通孔的电阻值， 互连层的机械性能及可靠性，而无法独立更改。因此，MOM电容密度受互连工艺参数决定而在传统工艺中较难实现电容密度的提高和调整。
随着芯片尺寸的减少及性能对大电容的需求，如何在有限的面积下获得高密度的电容成为一个非常有吸引力的课题。根据电容公式e = 为了获得较高单位面积的电 容密度，通常采用的方法有三种
第一、采用更高介电常数的介电材料来提高电容密度。但是目前可用的高介电材料有限，可以与现有后段工艺结合的更少，因此换用高介电常数材料的提升电容密度的方法运用较少。
第二、根据物理学电容计算原理，减少两极板的距离也可以增大电容。而在具体制造过程中就是减少介质层的厚度。但是很显然的是，介质层厚度降低，则在同等工作电压下，介质材料所承受的电场强度也相应增加。而介质材料的耐击穿程度是一定的，为了获得可靠的器件减少击穿损坏的危险，通常利用减少介质的厚度来实现电容密度提高的程度是有限的，而且牺牲了耐击穿的可靠性。
第三、在单层电容器的结构下，利用起伏的形貌或者半球状晶粒，增加单位面积上的电容极板面积，如中国专利CN1199245A揭露的技术方案，即利用粗糙的高低起伏表面来提高电容器两极板之间的交叠面积，达到提高电容密度的效果。但是这种方法所能提高的幅度有限，而且高低起伏的形貌对工艺带来很大难度。
另外，中国专利CN1624894A所揭露的技术方案为一种利用互连线上下两层，及层间介质层作为电容的多层金属层电容器堆叠。该方法根本目的在于利用较厚的金属层间介质作为电容器的介质层而使电容的击穿电压增大。然而由于介质层太厚，所以电容密度很低，即便叠加多层也难以达到普通单层电容器水平。此外，这种方法需要占用多个互连层的空间，在这些电容存在的所有互联层区域都不能存在其它互连线，因此芯片的后段可用布线面积大幅降低，不利于器件的小型化，也为电路设计带来困难。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了发明一种提高MOM电容密度的方法。发明内容
本发明是针对现有技术中，传统的提高MOM电容密度的方法对电容密度的提升改善有限、工艺难度大，以及芯片的后段可用布线面积大幅降低，不利于器件的小型化，也为电路设计带来困难等缺陷提供一种提高MOM电容密度的方法。
为了解决上述问题，本发明提供一种提高MOM电容密度的方法，所述提高MOM电容密度的方法包括
执行步骤SI :在具有下层金属连线的衬底上依次沉积所述刻蚀阻挡层、低介电常数介质层、缓冲层、与所述低介电常数介质层具有相同材质的刻蚀调整层、金属硬掩模层， 以及上覆层，形成晶片；
执行步骤S2 :在所述上覆层表面涂覆所述光阻并光刻、刻蚀，所述金属互连区的刻蚀停止在所述刻蚀调整层上，以形成所述金属互连区的第一沟槽图形；
执行步骤S3 :在所述上覆层表面涂覆所述光阻并光刻、刻蚀，所述MOM电容区的刻蚀停止在所述缓冲层上，以形成MOM电容区的第二沟槽图形；
执行步骤S4:互连通孔的图形定义，所述互连通孔的图形经过光刻、刻蚀，并经过部分刻蚀将所述互连通孔的图形停留在所述低介电常数介质层的预定深度，以减少所述互连通孔结构在去除光阻时受到损伤；
执行步骤S5 :去除所述光阻，以晶片表面的所述金属硬掩模层为掩模层，对所述晶片进行沟槽和互连通孔的一体化刻蚀，以形成位于所述金属互连区的第一沟槽、位于所述MOM电容区的第二沟槽，以及用于与所述下层金属连线连接的互连通孔，所述第一沟槽的刻蚀深度小于所述第二沟槽的刻蚀深度，所述互连通孔刻蚀至所述低介电常数介质层底部，并与所述衬底的金属互连结构相连；
执行步骤S6 :在所述第一沟槽、第二沟槽，以及互连通孔中沉积扩散阻挡层、铜籽晶层，以及铜填充层；
执行步骤S7 :通过化学机械研磨去除所述冗余的铜填充层、扩散阻挡层、金属硬掩模层、刻蚀调整层，以及缓冲层，以同时获得所述MOM电容结构和所述双层嵌入式金属互连结构。
可选的，所述低介电常数介质层的介电常数系数为2 4. 2。
可选的，所述低介电常数介质层为介电常数系数大于2且小于3的黑钻石。
可选的，所述刻蚀调整层与所述低介电常数介质层具有相同的刻蚀速率。
可选的，所述下层金属连线为金属铜互连结构。
可选的，所述刻蚀阻挡层为掺氮的碳化硅。
可选的，所述缓冲层为氧化硅。
可选的，所述刻蚀调整层的沉积方式为化学气相沉积，炉管热生长及原子层沉积中的其中之一。
可选的，所述刻蚀调整层的厚度由电容密度的提升量所决定。
可选的，所述刻蚀调整层为氮化硅，所述刻蚀调整层的厚度范围为5 200纳米。
可选的，所述金属硬掩模层为氮化钛。
可选的，所述上覆层为氧化硅。
综上所述，通过本发明所述提高MOM电容目的的方法，在保证不影响所述双嵌入式金属互连结构沟槽深度和所述互连通孔高度的情况下，可以使所述MOM电容区的低介电常数介质层的厚度降低，从而达到提升电容密度，改善MOM电容性能的目的。
图I所示为本发明提高MOM电容密度的方法的流程图2所示为本发明所述晶片的结构示意图3所示为本发明所述金属互连区的第一沟槽图形结构示意图4所示为本发明所述MOM电容区的第二沟槽图形结构示意图5所示为本发明所述互连通孔的结构示意图6所示为本发明所述沟槽和互连通孔的一体化刻蚀结构示意图7所示为本发明所述扩散阻挡层、铜籽晶层、铜填充层的结构示意图8所不为本发明所述MOM电容结构和双层嵌入式金属互连结构的不意图9所示为现有MIM电容结构示意图10 Ca)所示为现有MOM电容结构侧视图10 (b)所示为现有MOM电容结构俯视图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
请参阅图1，图I所示为本发明提高MOM电容密度的方法的流程图。所述提高MOM 电容密度的方法，包括以下步骤
执行步骤SI :在具有下层金属连线的衬底上依次沉积所述刻蚀阻挡层、低介电常数介质层、缓冲层、刻蚀调整层、金属硬掩模层，以及上覆层，以形成晶片；
其中，所述刻蚀调整层与所述低介电常数介质层具有相同的材质。所述缓冲层用于防止所述金属硬掩模层对所述低介电常数介质层造成污染。所述上覆层用于防止所述金属硬掩模层受到来自外界条件的影响。
执行步骤S2 :在所述上覆层表面涂覆所述光阻并光刻、刻蚀，所述金属互连区的刻蚀停止在所述刻蚀调整层上，以形成所述金属互连区的第一沟槽图形，随后去除所述光阻并清洗；
执行步骤S3 :在所述上覆层表面涂覆所述光阻并光刻、刻蚀，所述MOM电容区的刻蚀停止在所述缓冲层上，以形成所述MOM电容区的第二沟槽图形，随后原位去除光阻并清洗；
执行步骤S4:互连通孔的图形定义，所述互连通孔的图形经过光刻、刻蚀，并经过部分刻蚀将所述互连通孔的图形停留在所述低介电常数介质层的预定深度，以减少所述互连通孔结构在去除光阻时受到损伤；
执行步骤S5 :去除所述光阻，以晶片表面的所述金属硬掩模层为掩模层，对所述晶片进行沟槽和互连通孔的一体化刻蚀，以形成位于所述金属互连区的第一沟槽、位于所述MOM电容区的第二沟槽，以及用于与所述下层金属连线连接的互连通孔，所述第一沟槽的刻蚀深度小于所述第二沟槽的刻蚀深度，所述互连通孔刻蚀至所述低介电常数介质层底部，并与所述衬底的下层金属连线相连；
在本发明中，所述刻蚀调整层与所述低介电常数介质层具有相同的材质，并具有相同的刻蚀速率，因而所述刻蚀调整层的厚度便为所述MOM电容区之低介电常数介质层减薄的厚度。
执行步骤S6 :在所述第一沟槽、第二沟槽，以及互连通孔中沉积扩散阻挡层、铜籽晶层，以及铜填充层；
执行步骤S7 :通过化学机械研磨去除所述冗余的铜填充层、扩散阻挡层、金属硬掩模层、刻蚀调整层，以及缓冲层，以同时获得所述MOM电容结构和所述双层嵌入式金属互连结构。
作为本发明技术方案的具体实施方式
，本发明利用定义出MOM电容区的光罩，将所述MOM电容区的刻蚀调整层去除，而金属互连区的刻蚀调整层保留，从而在后续刻蚀工序中，使MOM电容区的低介电常数介质层的厚度较金属互连区的第一沟槽下方的剩余低介电常数介质层的厚度更薄，并通过降低所述MOM电容区的低介电常数介质层的厚度，从而达到提闻电容的目的。
明显地，在本发明中以双层嵌入式金属互连结构为对象，所述衬底具有下层金属连线的结构，仅为表现互连层之间的连接关系，不应视为对本发明技术方案的限制。
在本发明中，所述低介电常数介质层的介电常数系数为2 4. 2。优选地，所述低介电常数介质层为介电常数系数大于2且小于3的黑钻石。所述下层金属连线为金属铜互连结构。所述刻蚀阻挡层为掺氮的碳化硅。所述缓冲层为氧化硅。所述刻蚀调整层为氮化硅。所述金属硬掩模层为氮化钛。所述上覆层为氧化硅。
请参阅图2、图3、图4、图5、图6、图7、图8，并结合参阅图1，图2所示为本发明所述晶片的结构示意图。图3所示为本发明所述金属互连区的第一沟槽图形结构示意图。图 4所示为本发明所述MOM电容区的第二沟槽图形结构示意图。图5所示为本发明所述互连通孔的结构示意图。图6所示为本发明所述沟槽和互连通孔的一体化刻蚀结构示意图。图 7所示为本发明所述扩散阻挡层、铜籽晶层、铜填充层的结构示意图。图8所示为本发明所述MOM电容结构和双层嵌入式金属互连结构的示意图。在本发明中，为了提高所述MOM电容密度，并同时获得MOM电容结构和双嵌入式金属互连结构，本发明所述提高MOM电容密度的方法，包括以下步骤
执行步骤SI :在具有下层金属连线10的衬底I上依次沉积所述刻蚀阻挡层11、低介电常数介质层12、缓冲层13、刻蚀调整层14、金属硬掩模层15，以及上覆层16，以形成晶片;
其中，所述刻蚀阻挡层11与所述低介电常数介质层12为具有相同材质的绝缘材料，并具有相同的刻蚀速率。所述下层金属连线10为金属铜互连结构。所述刻蚀阻挡层11 为掺氮的碳化硅。所述低介电常数介质层12的介电常数系数为2 4. 2。在本发明中，优选地，所述低介电常数介质层为介电常数系数大于2且小于3的黑钻石。所述缓冲层13为氧化硅。所述刻蚀调整层14的沉积方式包括但不限于化学气相沉积，炉管热生长及原子层沉积。所述刻蚀调整层14的厚度由电容密度的提升量所决定。在本发明中，优选地，所述刻蚀调整层14为氮化硅，所述刻蚀调整层14的厚度范围为5 200纳米。所述金属硬掩模层15为氮化钛。所述上覆层16为氧化硅。
执行步骤S2 :在所述上覆层16表面涂覆所述光阻17并光刻、刻蚀，所述金属互连区20的刻蚀停止在所述刻蚀调整层14上，以形成所述金属互连区20的第一沟槽图形21 ；
具体地，将所述第一沟槽图形21转移到所述金属硬掩模层15上，并将位于所述金属互连区20的第一沟槽图形21处的金属硬掩模层15去除，刻蚀停止在所述刻蚀调整层14 上。
执行步骤S3 :在所述上覆层16表面涂覆所述光阻17并光刻、刻蚀，所述MOM电容区30的刻蚀停止在所述缓冲层13上，以形成MOM电容区30的第二沟槽图形31 ；
具体地，利用已定义MOM电容区30的光罩(未图示)，去除所述MOM电容区30的刻蚀调整层14，保留所述金属互连区20处的刻蚀调整层14，将所述刻蚀停止在所述缓冲层13 上。所述刻蚀方法为等离子体干法刻蚀。
执行步骤S4 :互连通孔22的图形定义，所述互连通孔22的图形经过光刻、刻蚀， 并经过部分刻蚀将所述互连通孔22的图形停留在所述低介电常数介质层12的预定深度， 以减少所述互连通孔22结构在去除光阻17时受到损伤；
执行步骤S5 :去除所述光阻17，以晶片表面的所述金属硬掩模层15为掩模层，对所述晶片进行沟槽和互连通孔的一体化刻蚀，以形成位于所述金属互连区20的第一沟槽 23、位于所述MOM电容区30的第二沟槽32，以及用于与下层金属连线10连接的互连通孔 22，所述第一沟槽23的刻蚀深度小于所述第二沟槽32的刻蚀深度，所述互连通孔22刻蚀至所述低介电常数介质层12底部，并与所述衬底I的下层金属连线10相连；
执行步骤S6 :在所述第一沟槽23、第二沟槽32，以及互连通孔22中沉积扩散阻挡层(未图示)、铜籽晶层(未图示)，以及铜填充层18 ；
执行步骤S7 :通过化学机械研磨去除所述冗余的铜填充层18、扩散阻挡层(未图示)、金属硬掩模层15、刻蚀调整层14，以及缓冲层13，以同时获得所述MOM电容结构33和所述双层嵌入式金属互连结构24。
在本发明中，由于所述金属互连区20的第一沟槽图形21的光刻、刻蚀停止在所述刻蚀调整层14，所述MOM电容区30的第二沟槽图形31的光刻、刻蚀停止在所述缓冲层13， 且所述刻蚀调整层14与所述低介电常数介质层12为相同的材质并具有相同的刻蚀速率，因此在所述第一沟槽23、第二沟槽32，以及互连通孔22的一体化刻蚀中，所述位于金属互连区20的第一沟槽23的刻蚀深度小于所述位于MOM电容区30的第二沟槽32的刻蚀深度。 故，通过本发明所述提高MOM电容密度的方法在保证不影响所述双层嵌入式金属互连结构 24沟槽深度和所述互连通孔22高度的情况下，可以使所述MOM电容区30的低介电常数介质层12的厚度降低，从而达到提升电容密度，改善MOM电容性能的目的。
显然地，本发明所述提高MOM电容密度的方法可以在不影响双嵌入式金属互连结构24的前提下，通过引入刻蚀调整层14，使所述MOM电容区30的剩余低介电常数介质层 12的厚度减小，从而达到提高电容密度的目的。具体地，所述电容密度的提高程度取决于所述MOM电容区30的低介电常数介质层12的厚度减少量。所述低介电常数介质层12的厚度减少量由所述刻蚀调整层14的厚度决定。因此，可以通过调节所述刻蚀调整层14的厚度来达到合适的、所需的电容密度。
综上所述，通过本发明所述提高MOM电容的方法，在保证不影响所述双嵌入式金属互连结构沟槽深度和所述互连通孔高度的情况下，可以使所述MOM电容区的低介电常数介质层的厚度降低，从而达到提升电容密度，改善MOM电容性能的目的。所述电容密度的提高程度取决于所述MOM电容区的低介电常数介质层的厚度减少量。所述低介电常数介质层的厚度减少量由所述刻蚀调整层的厚度决定。因此，可以通过调节所述刻蚀调整层的厚度来达到合适的、所需的电容密度。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。
权利要求
1.一种提高MOM电容密度的方法，其特征在于，所述提高MOM电容密度的方法包括 执行步骤SI :在具有下层金属连线的衬底上依次沉积所述刻蚀阻挡层、低介电常数介质层、缓冲层、与所述低介电常数介质层具有相同材质的刻蚀调整层、金属硬掩模层，以及上覆层，形成晶片； 执行步骤S2 :在所述上覆层表面涂覆所述光阻并光刻、刻蚀，所述金属互连区的刻蚀停止在所述刻蚀调整层上，以形成所述金属互连区的第一沟槽图形； 执行步骤S3 :在所述上覆层表面涂覆所述光阻并光刻、刻蚀，所述MOM电容区的刻蚀停止在所述缓冲层上，以形成MOM电容区的第二沟槽图形； 执行步骤S4:互连通孔的图形定义，所述互连通孔的图形经过光刻、刻蚀，并经过部分刻蚀将所述互连通孔的图形停留在所述低介电常数介质层的预定深度，以减少所述互连通孔结构在去除光阻时受到损伤； 执行步骤S5 :去除所述光阻，以晶片表面的所述金属硬掩模层为掩模层，对所述晶片进行沟槽和互连通孔的一体化刻蚀，以形成位于所述金属互连区的第一沟槽、位于所述MOM电容区的第二沟槽，以及用于与所述下层金属连线连接的互连通孔，所述第一沟槽的刻蚀深度小于所述第二沟槽的刻蚀深度，所述互连通孔刻蚀至所述低介电常数介质层底部，并与所述衬底的金属互连结构相连； 执行步骤S6 :在所述第一沟槽、第二沟槽，以及互连通孔中沉积扩散阻挡层、铜籽晶层，以及铜填充层； 执行步骤S7 :通过化学机械研磨去除所述冗余的铜填充层、扩散阻挡层、金属硬掩模层、刻蚀调整层，以及缓冲层，以同时获得所述MOM电容结构和所述双层嵌入式金属互连结构。
2.如权利要求I所述的提高MOM电容密度的方法，其特征在于，所述低介电常数介质层的介电常数系数为2 4. 2。
3.如权利要求2所述的提高MOM电容密度的方法，其特征在于，所述低介电常数介质层为介电常数系数大于2且小于3的黑钻石。
4.如权利要求I 3任一权利要求所述的提高MOM电容密度的方法，其特征在于，所述刻蚀调整层与所述低介电常数介质层具有相同的刻蚀速率。
5.如权利要求I所述的提高MOM电容密度的方法，其特征在于，所述下层金属连线为金属铜互连结构。
6.如权利要求I所述的提高MOM电容密度的方法，其特征在于，所述刻蚀阻挡层为掺氮的碳化硅。
7.如权利要求I所述的提高MOM电容密度的方法，其特征在于，所述缓冲层为氧化硅。
8.如权利要求I所述的提高MOM电容密度的方法，其特征在于，所述刻蚀调整层的沉积方式为化学气相沉积，炉管热生长及原子层沉积中的其中之一。
9.如权利要求I所述的提高MOM电容密度的方法，其特征在于，所述刻蚀调整层的厚度由电容密度的提升量所决定。
10.如权利要求9所述的提高MOM电容密度的方法，其特征在于，所述刻蚀调整层为氮化硅，所述刻蚀调整层的厚度范围为5 200纳米。
11.如权利要求I所述的提高MOM电容密度的方法，其特征在于，所述金属硬掩模层为氮化钛。
12.如权利要求I所述的提高MOM电容密度的方法，其特征在于，所述上覆层为氧化硅。
全文摘要
一种提高MOM电容密度的方法，包括步骤S1在衬底上沉积刻蚀阻挡层、低介电常数介质层、缓冲层、与所述低介电常数介质层具有相同材质的刻蚀调整层、金属硬掩模层、上覆层；步骤S2金属互连区的刻蚀停止在所述刻蚀调整层上形成第一沟槽图形；步骤S3MOM电容区的刻蚀停止在所述缓冲层上形成第二沟槽图形；步骤S4互连通孔的图形定义；步骤S5沟槽和互连通孔的一体化刻蚀；步骤S6沉积扩散阻挡层、铜籽晶层，以及铜填充层；步骤S7获得MOM电容结构和金属互连结构。通过本发明所述提高MOM电容目的的方法，在保证不影响所述金属互连结构沟槽深度和所述互连通孔高度的情况下，可以使所述MOM电容区的低介电常数介质层的厚度降低，从而达到提升电容密度，改善MOM电容性能的目的。
文档编号H01L21/768GK102931051SQ201210380920
公开日2013年2月13日 申请日期2012年10月9日 优先权日2012年10月9日
发明者张亮, 赵龙 申请人:上海华力微电子有限公司