用于mosfet噪声测试的半导体测试结构的制作方法
【专利摘要】本发明提供一种用于MOSFET噪声测试的半导体测试结构，所述半导体测试结构包括：形成在半导体衬底的具有第一导电类型的第一阱区上的MOSFET器件；形成在所述MOSFET器件上方的金属屏蔽层，所述金属屏蔽层完全覆盖所述MOSFET器件并且延伸超出所述第一阱区的四周；紧邻所述第一阱区的底面形成在所述半导体衬底中的具有第二导电类型的深阱区，所述深阱区延伸超出所述第一阱区的四周；其中在所述金属屏蔽层的超出所述第一阱区的部分与所述深阱区的超出所述第一阱区的部分之间形成有垂直通孔以使所述金属屏蔽层与所述深阱区耦接，所述金属屏蔽层被用于在测试时与测试机台的接地端连接，并且所述第一导电类型与所述第二导电类型为相反的导电类型。
【专利说明】用于MOSFET噪声测试的半导体测试结构
【技术领域】
[0001]本发明涉及MOSFET(Metal-Oxide_Semiconductor Field-Effect Transistor,金属-氧化层-半导体-场效晶体管)【技术领域】，并且更具体地，涉及用于MOSFET噪声测试的半导体测试结构。
【背景技术】
[0002]MOSFET是一种常见的半导体器件结构。近年来，由于MOSFET器件的性能逐渐提升，除了传统上应用于诸如微处理器、微控制器等数字信号处理的场合上，也有越来越多的集成电路可以用MOSFET来实现。不论在那种应用场合，MOSFET器件中的噪声会带来很多制造上的不便以及产品性能上的劣化。
[0003]MOSFET中的噪音主要有三种:(I)沟道热噪声，这源自于沟道的电阻，并且与工作状态和温度有关，但与频率无关(白噪声)；(2)诱生栅极噪声，这源自于沟道的热噪声，并且通过栅电容耦合到栅极、使栅电压随着沟道内电势分布的变化(热噪声)而产生起伏，即是沟道热噪声诱生出的栅极噪声；(3) 1/f噪声，这种噪声主要源自于S1-Si02界面的界面态(因它将有时俘获、有时释放沟道中的载流子，而使得沟道电流产生起伏)，是一种低频噪声，并且此噪声电压随着频率的升高而近似反比例下降，故称为Ι/f噪声。
[0004]为保证产品质量，通常需要对MOSFET器件进行噪声测试。然而，圆片级的器件噪声测试对测量设备的精度，测试环境的要求都非常高。微小的噪声干扰都会造成不稳定或者错误的测试结果，从而给电路设计者提供不准确的信息。传统的测试方案是建立昂贵的屏蔽空间以减少噪声干扰，但这也不能完全隔绝外界的干扰。
[0005]因此，对能够完全隔绝外界噪声干扰以便于测试出MOSFET器件的真实噪声的成本更低、操作更便利的测试结构仍有很大的需求。
【发明内容】
[0006]鉴于上述情况，本发明提供了一种用于MOSFET噪声测试的半导体测试结构，所述半导体测试结构包括:形成在半导体衬底的具有第一导电类型的第一阱区上的MOSFET器件；形成在所述MOSFET器件上方的金属屏蔽层，所述金属屏蔽层完全覆盖所述MOSFET器件并且延伸超出所述第一阱区的四周；紧邻所述第一阱区的底面形成在所述半导体衬底中的具有第二导电类型的深阱区，所述深阱区延伸超出所述第一阱区的四周；其中在所述金属屏蔽层的超出所述第一阱区的部分与所述深阱区的超出所述第一阱区的部分之间形成有垂直通孔以使所述金属屏蔽层与所述深阱区耦接，所述金属屏蔽层被用于在测试时与测试机台的接地端连接，并且所述第一导电类型与所述第二导电类型为相反的导电类型。
[0007]在本发明的一些实施例中，紧邻所述第一阱区的四周在所述半导体衬底中分别形成有第二导电类型的第二阱区，所述第二阱区至少部分地与所述深阱区接触，并且所述垂直通孔形成在所述第二阱区与所述金属屏蔽层的超出所述第一阱区的部分之间。
[0008]在本发明的一些实施例中，所述MOSFET器件具有形成在半导体衬底之上的第一层金属层中的源极、漏极和/或栅极。
[0009]在本发明的一些实施例中，所述MOSFET器件还具有形成在所述第一层金属层中的基极。
[0010]在本发明的一些实施例中，所述金属屏蔽层是在所述第一层金属层之上构图形成
的第二层金属层。
[0011]在本发明的一些实施例中，在所述第一层金属层与所述第二层金属层之间形成层间介质层，并且在所述第一层金属层与所述半导体衬底之间形成有金属前介质层。
[0012]在本发明的一些实施例中，所述垂直通孔包括穿过所述层间介质层的第一部分垂直通孔和穿过所述金属前介质层的第二部分垂直通孔；在所述第一部分垂直通孔与所述第二部分垂直通孔之间设置有在第一层金属层中形成的第二阱区的引出电极。
[0013]在本发明的一些实施例中，在所述金属屏蔽层上沿与所述MOSFET器件的沟道方向垂直的方向设置有至少一个槽。
[0014]在本发明的一些实施例中，所述第一导电类型为N型掺杂，所述第二导电类型为P型掺杂。
【专利附图】
【附图说明】
[0015]以下将结合附图和实施例，对本发明的技术方案作进一步的详细描述。
[0016]图1是根据本发明的一个实施例的的用于MOSFET噪声测试的半导体测试结构的截面图。
【具体实施方式】
[0017]为使本发明的上述目的、特征和优点更加明显易懂，以下结合附图和具体实施例进一步详细描述本发明。需要说明的是，附图中的各结构只是示意性的而不是限定性的，以使本领域普通技术人员能够最佳地理解本发明的原理，其不一定按比例绘制。
[0018]图1是根据本发明的一个实施例的的用于MOSFET噪声测试的半导体测试结构的截面图。
[0019]在图1所示的实施例中，半导体测试结构100在半导体衬底中具有第一阱区103，MOSFET器件可以形成在第一阱区103上。第一阱区103在图1中被示出为是P型阱区，但其也可以是N型的。图1示出了一个典型的MOSFET器件结构，其中包括源极、漏极和栅极，并且可选地包括基极。本领域的技术人员应理解，形成在第一阱区103上的MOSFET器件可以具有任何已知的或待开发的MOSFET结构。
[0020]在MOSFET器件上方形成有金属屏蔽层101，其完全覆盖所述MOSFET器件并且延伸超出第一阱区103的四周。应理解的是，图1仅示出了沿沟道方向的截面图，实际上金属屏蔽层101在与沟道方向垂直的方向上也超出第一阱区103。另外，紧邻第一阱区103的底面在半导体衬底中形成有深阱区102，该深阱区102同样延伸超出第一阱区103的四周。在本发明所提供的测试结构中，深阱区102必须具有与第一阱区103相反的导电类型，例如在图1所示的例子中可以是深N阱区(De印N-ffell, DNW)。
[0021]进一步地，在金属屏蔽层101的超出所述第一阱区的部分与深阱区102的超出所述第一阱区的部分之间形成有垂直通孔104以使金属屏蔽层101与深阱区102耦接。可以形成尽可能多的垂直通孔104以全面地包围整个MOSFET器件。如上所述，金属屏蔽层101和深阱区102延伸超出第一阱区103的四周，因此容易理解在其之间形成的垂直通孔104包围第一阱区103及形成在其上MOSFET器件，图1仅是沿沟道方向的截面图。在对MOSFET进行噪声测试的过程中，金属屏蔽层101被用于与测试机台的接地端连接，而MOSFET器件的源极、漏极、栅极以及基极可分别连接至测试仪器的相应端口。由此，金属屏蔽层101、深阱区102以及耦接在它们之间的垂直通孔104形成了一种器件级的屏蔽结构，这种立体结构能够使处于其中的MOSFET器件完全隔绝外界的噪声干扰，从而在测试过程中得到器件的真实噪声。
[0022]在图1的实施例中，紧邻第一阱区103的四周在半导体衬底中分别形成有第二导电类型的第二阱区105。如图1所示，第二阱区105必须至少部分地与在深阱区102接触，在第一阱区103的两侧均是如此。在这种情况下，垂直通孔104将被形成在金属屏蔽层101的超出第一阱区103的部分与第二阱区105之间。
[0023]继续如图1所示，MOSFET器件的源极、漏极、栅极和基极可以大体上被形成在相同的第一层金属层中，而金属屏蔽层101可以是在第一层金属层之上形成的第二层金属层。本领域的技术人员应理解的是，在本发明的半导体测试结构中还可以有更多的金属层。
[0024]—般地，可以在第一层金属层与第二层金属层之间形成层间介质层，并且在第一层金属层与半导体衬底之间形成有金属前介质层。在这种情况下，垂直通孔可以包括穿过层间介质层的第一部分垂直通孔104a和穿过金属前介质层的第二部分垂直通孔104b。在第一部分垂直通孔与第二部分垂直通孔之间可以设置有在第一层金属层中形成的第二阱区的引出电极106。
[0025]另外，在图1所示的金属屏蔽层101上沿与沟道方向垂直的方向设置有槽。可以根据实际所需要的金属屏蔽层的面积来适当地设置这样的槽。在金属屏蔽层的面积较小的情况下，可以不需要开槽；而在金属屏蔽层面积较大的情况下，可以根据设计规则适当地设置一个或多个槽。
[0026]以上列举了若干具体实施例来详细阐明本发明，这些个例仅供说明本发明的原理及其实施方式之用，而非对本发明的限制，在不脱离本发明的精神和范围的情况下，本领域的普通技术人员还可以做出各种变形和改进。因此所有等同的技术方案均应属于本发明的范畴并为本发明的各项权利要求所限定。
【权利要求】
1.一种用于MOSFET噪声测试的半导体测试结构，其特征在于，所述半导体测试结构包括: 形成在半导体衬底的具有第一导电类型的第一阱区上的MOSFET器件； 形成在所述MOSFET器件上方的金属屏蔽层，所述金属屏蔽层完全覆盖所述MOSFET器件并且延伸超出所述第一阱区的四周； 紧邻所述第一阱区的底面形成在所述半导体衬底中的具有第二导电类型的深阱区，所述深阱区延伸超出所述第一阱区四周； 其中，在所述金属屏蔽层超出所述第一阱区的部分与所述深阱区超出所述第一阱区的部分之间形成有垂直通孔以使所述金属屏蔽层与所述深阱区耦接， 所述金属屏蔽层被用于在测试时与测试机台的接地端连接，并且 所述第一导电类型与所述第二导电类型为相反的导电类型。
2.如权利要求1所述的半导体测试结构，其特征在于，紧邻所述第一阱区的四周在所述半导体衬底中分别形成有第二导电类型的第二阱区，所述第二阱区至少部分地与所述深阱区接触，并且所述垂直通孔形成在所述第二阱区与所述金属屏蔽层的超出所述第一阱区的部分之间。
3.如权利要求2所述的半导体测试结构，其特征在于，所述MOSFET器件具有形成在半导体衬底之上的第一层金属层中的源极、漏极和/或栅极。
4.如权利要求3所述的半导体测试结构，其特征在于，所述MOSFET器件还具有形成在所述第一层金属层中的基极。
5.如权利要求3所述的半导体测试结构，其特征在于，所述金属屏蔽层是在所述第一层金属层之上构图形成的第二层金属层。
6.如权利要求5所述的半导体测试结构，其特征在于，在所述第一层金属层与所述第二层金属层之间形成层间介质层，并且在所述第一层金属层与所述半导体衬底之间形成有金属前介质层。
7.如权利要求6所述的半导体测试结构，其特征在于，所述垂直通孔包括穿过所述层间介质层的第一部分垂直通孔和穿过所述金属前介质层的第二部分垂直通孔；在所述第一部分垂直通孔与所述第二部分垂直通孔之间设置有在第一层金属层中形成的第二阱区的引出电极。
8.如权利要求1或2所述的半导体测试结构，其特征在于，在所述金属屏蔽层上沿与所述MOSFET器件的沟道方向垂直的方向设置有至少一个槽。
9.如权利要求1或2所述的半导体测试结构，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
【文档编号】H01L23/544GK103779329SQ201210406422
【公开日】2014年5月7日 申请日期:2012年10月23日 优先权日:2012年10月23日
【发明者】何小东 申请人:无锡华润上华半导体有限公司