专利名称：一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法
技术领域：
本发明涉及CM0S(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)半导体器件工艺技术领域，尤其涉及一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法。
背景技术：
在CMOS半导体器件工艺中，随着器件尺寸的不断变小，对工艺的要求也越来越高。湿法刻蚀的稳定性也变得越来越重要。
目前CMOS工艺中，浅沟道绝缘层(shallow trench isolation, STI)工艺仍然被广泛的应用。如图I. 1-1. 5所示为典型的STI工艺的结构图。首先，图I. I示出了衬底氧化硅和衬底氮化硅的生长，然后经过光刻和干法刻蚀形成如图I. 2所示的STI图形，经化学气相沉积(Chemical Vapor Deposition, CVD)形成如图I. 3所示的绝缘的沟道,接着是进行如图I. 4所不的化学机械平坦化(Chemical Mechanical Planarization,CMP),以及如图
I.5所示的湿法刻蚀去除作为掩膜的氮化硅，然后是离子注入形成N阱和P阱。在湿法刻蚀去除氮化硅工艺中，磷酸是常用的一种化学药液，它与氮化硅反应如图2所示的公式，从公式可以看出，磷酸去除氮化硅反应过程中，会产生附属产物氧化硅，如图3所示，随着溶液中氧化硅含量的增加磷酸对氧化硅的刻蚀率降低，从而导致了不同批次之间衬底氧化层的厚度不均匀，对后续离子注入工艺提出了挑战。为解决上述问题，目前通常的做法是把衬底氧化层去掉，然后再重新生长氧化层，通常这层新省长的氧化层被称为牺牲氧化层，然后进行离子注入工艺。这种做法解决了离子注入前氧化膜的厚度不均匀的问题，但是由于要重新生长氧化层，所以必须经过扩散工艺，周期长，成本高。
发明内容
根据现有技术中存在的缺陷，现提供了一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法的技术方案，具体如下
一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，所述浅沟道绝缘层的制程中包括形成衬底氧化娃层、衬底氮化娃层和娃衬底，所述衬底氮化娃层位于所述衬底氧化硅层上面，所述衬底氧化硅层位于所述硅衬底上面；其中，步骤包括
步骤a，在生长所述衬底氧化硅层的时候多生长一层薄膜层；
步骤b，对所述衬底氮化硅层进行去除；
步骤C，在所述衬底氮化硅层去除后量测所述衬底氧化硅层的厚度，称为前值；同时定一个目标值，所述目标值为理想状况下所述衬底氧化硅层的厚度取值；
步骤d，对每个批次的所述衬底氧化硅层定一个修正值，所述修正值的取值范围为所述前值和所述目标值的差值范围；然后按照所述修正值对所述衬底氧化硅层进行修正蚀刻。优选的，该控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，其中，所述步骤b中，对所述衬底氮化硅层采用磷酸浸泡的方式去除。
优选的，该控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，其中，所述步骤b中，对所述衬底氮化硅层采用过量刻蚀的方式去除。优选的，该控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，其中，所述步骤d中，在对所述衬底氧化硅层进行修正蚀刻后，量测所述衬底氧化硅层的厚度并得到一个后值，所述后值用于验证所述修正蚀刻的效果。上述技术方案的有益效果是通过本控制方法很好的改善了衬底氧化层厚度不均匀的问题，节省了半导体工艺的制作成本，缩短了产品的生产 制造时间；本发明不仅适用于控制沉底氧化膜厚度的均匀性，配合以不同机台亦可对所有薄膜批次与批次之间的厚度均匀性都有帮助。
图I. 1-1. 5是现有技术中STI工艺的结构 图2示出了磷酸刻蚀氮化硅的反应公式；
图3是磷酸对氮化硅和氧化硅的刻蚀选择比示意图表；
图4是本发明的实施例中对衬底氧化膜进行修正的总体示意 图5是本发明的实施例中对衬底氧化膜进行修正的实施例图表。
具体实施例方式下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，该方法作用于浅沟道绝缘层(STI)制程中，STI的基本结构分为三层，由上到下依次为衬底氮化硅层、衬底氧化硅层和硅衬底；如图4所示，本发明的一个实施例中，控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法的具体步骤包括
步骤a，在生长衬底氧化硅层的时候多生长一层具有一定厚度的薄膜；在本实施例中将这层薄膜的厚度暂定为15埃(I埃=0. I纳米)；
步骤b，利用磷酸浸泡的方式，采用过量刻蚀将衬底氮化硅层去除；
在去除衬底氮化硅层时，由于去除需要彻底性，所以通常采用过量刻蚀的方法，但是这种方法容易导致衬底氧化硅层直接暴露在磷酸药液中，由于如图2所示的磷酸的特性，随着反应硅片的增多，附属产物氧化硅的含量升高，磷酸对衬底氧化硅层的刻蚀率就会降低，如图3所示，这通常会导致不同批次产品之间衬底氧化硅层厚度不均匀，从而影响后续的离子注入工艺，但是由于本发明的实施例中在衬底氧化硅层上生长一层薄膜层，所以在衬底氮化硅层磷酸去除后，衬底氧化硅层的厚度比实际要求偏厚，这样给后续的调整留下了一定余地。步骤C，在衬底氮化硅层被去除后量测衬底氧化硅层的厚度并将该厚度值称为前值；该前值表示去除衬底氮化硅层后该衬底氧化硅层的实际厚度；
同时确定一个理想的目标值，该目标值是使用者希望衬底氧化硅层所能达到的最理想的厚度值，以实现不同批次的衬底氧化硅层之间的均匀性。步骤d，计算上述前值和目标值之间的差值范围，并在该差值范围之内进行取值，所取的值为修正值，该修正值供使用者对衬底氧化硅层进行修正刻蚀，以使不同批次的衬底氧化硅层之间的厚度尽量均匀。在完成修正刻蚀后，再对衬底氧化硅层进行量测，所取值为后值，该后值作为对衬底氧化硅层修正刻蚀的验证值，用于验证经修正刻蚀后不同批次的衬底氧化硅层之间的厚度是否已达要求，并根据验证结果决定是否继续进行修正刻蚀。如图4所示为本发明的多个实施例对修正值的取值情况，该取值情况并非对本发明中修正值的取值范围做某种限制
在工艺程式I的实施例中，由于前值和目标值的差值为-15-0，因此修正值I在-15-0之间进行取值，并最终确定为O ;因此无需对该衬底氧化硅层进行修正刻蚀。在工艺程式2的实施例中，由于前值和目标值的差值范围为0-4，因此修正值2在0-4之间进行取值，并最终确定为中间值2 ;因此对该衬底氧化硅层进行修正刻蚀，刻蚀厚度为2埃。在工艺程式3的实施例中，由于前值和目标值的差值范围为4-8，因此修正值3在4-8之间进行取值，并最终确定为中间值6 ;因此对该衬底氧化硅层进行修正刻蚀，刻蚀厚度为6埃。在工艺程式4的实施例中，由于前值和目标值的差值范围为8-12，因此修正值4在8-12之间进行取值，并最终确定为中间值10 ;因此对该衬底氧化硅层进行修正刻蚀，刻蚀厚度为10埃。以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
权利要求
1.一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，所述浅沟道绝缘层的制程中包括形成衬底氧化硅层、衬底氮化硅层和硅衬底，所述衬底氮化硅层位于所述衬底氧化硅层上面，所述衬底氧化硅层位于所述硅衬底上面；其特征在于，步骤包括 步骤a，在生长所述衬底氧化硅层的时候多生长一层薄膜层； 步骤b，对所述衬底氮化硅层进行去除； 步骤C，在所述衬底氮化硅层去除后量测所述衬底氧化硅层的厚度，称为前值；同时定一个目标值，所述目标值为理想状况下所述衬底氧化硅层的厚度取值； 步骤d，对每个批次的所述衬底氧化硅层定一个修正值，所述修正值的取值范围为所述前值和所述目标值的差值范围；然后按照所述修正值对所述衬底氧化硅层进行修正蚀刻。
2.如权利要求I所述的控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，其特征在于，所述步骤b中，对所述衬底氮化硅层采用磷酸浸泡的方式去除。
3.如权利要求I所述的控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，其特征在于，所述步骤b中，对所述衬底氮化硅层采用过量刻蚀的方式去除。
4.如权利要求I所述的控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，其特征在于，所述步骤d中，在对所述衬底氧化硅层进行修正蚀刻后，量测所述衬底氧化硅层的厚度并得到一个后值，所述后值用于验证所述修正蚀刻的效果。
全文摘要
本发明公开了一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法，其属于CMOS半导体器件工艺技术领域，步骤包括在生长衬底氧化硅层的时候多生长一层薄膜层；对衬底氮化硅层进行去除；在衬底氮化硅层去除后量测衬底氧化硅层的厚度，称为前值；同时定一个目标值，目标值为理想状况下衬底氧化硅层的厚度取值；对每个批次的衬底氧化硅层定一个修正值，修正值的取值范围为前值和目标值的差值范围；然后按照修正值对衬底氧化硅层进行修正蚀刻；上述技术方案的有益效果是改善了衬底氧化层厚度不均匀的问题，节省了半导体工艺的制作成本，缩短了产品的生产制造时间。
文档编号H01L21/762GK102945830SQ20121043247
公开日2013年2月27日 申请日期2012年11月2日 优先权日2012年11月2日
发明者王春伟, 李阳柏, 张传民, 张旭昇 申请人:上海华力微电子有限公司