高电子迁移率晶体管及其制造方法
【专利摘要】本发明公开了高电子迁移率晶体管及其制造方法，其中半导体结构包括第一III-V化合物层。第二III-V化合物层设置在第一III-V化合物层上并且在组成上与第一III-V化合物层不同。第二III-V化合物层具有顶面。源极部件和漏极部件设置在第二III-V化合物层上。栅电极设置在源极部件和漏极部件之间的第二III-V化合物层上方。氟区嵌入栅电极下方的第二III-V化合物层中。氟区的顶面低于第二III-V化合物层的顶面。栅极介电层设置在栅电极的至少一部分的下方以及氟区的上方。
【专利说明】高电子迁移率晶体管及其制造方法
[0001]本申请与共同拥有和共同待批的__提交的标题为“High Electron Mobility
Transistor and Method of Forming the Same” 的专利序列号_(代理人案号为 TSM
12-0337)相关，其内容结合与此作为参考。
【技术领域】
[0002]本发明总的来说涉及半导体结构，更具体地，涉及高电子迁移率晶体管(HEMT)以及高电子迁移率晶体管的形成方法。
【背景技术】
[0003]在半导体技术中，III族-V族(或II1-V)半导体化合物由于它们的特性而被用于形成各种集成电路器件，诸如闻功率场效应晶体管、闻频晶体管或闻电子迁移率晶体管(HEMT)。HEMT是代替通常用于金属氧化物半导体场效应晶体管(MOSFET)的掺杂区域将结合具有不同带隙的两种材料之间的结(即异质结)作为沟道的场效应晶体管。与MOSFET相比，HEMT具有许多吸引人的性能，包括高电子迁移率以及在高频下传输信号的能力等。
[0004]从应用的角度看，增强模式(E模式)HEMT具有许多优点。E模式HEMT使得消除了负极性电源，因此降低了电路复杂度且减少了成本。尽管上文提到了许多令人注意的性能，但在发展基于II1-V半导体化合物的器件的过程中存在许多挑战。针对这些II1-V半导体化合物的配置和材料的各种技术已经进行了尝试并进一步提高晶体管器件的性能。
【发明内容】
[0005]根据本发明的一个方面，提供了一种高电子迁移率晶体管(HEMT)，包括:第一II1-V化合物层；第二 II1- V化合物层，设置在第一 II1-V化合物层上方并且在组成上与第一 II1-V化合物层不同，第二 II1-V化合物层具有顶面；源极部件和漏极部件，设置在第二II1-V化合物层上；栅电极，设置在源极部件和漏极部件之间的第二 II1-V化合物层上方；氟区，嵌入栅电极下方的第二 II1-V化合物层中，其中，氟区的顶面低于第二 II1-V化合物层的顶面；以及栅极介电层，设置在栅电极的至少一部分的下方以及氟区的上方。
[0006]优选地，第二 II1-V化合物层的厚度Dl在大约5nm至大约50nm的范围内。
[0007]优选地，第二 II1-V化合物层的一部分中的氟区具有厚度D2，其中,D1ZiD2的比率在约2.5至约7的范围内。
[0008]优选地，栅极介电层包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。
[0009]优选地，氟区耗尽位于第一 II1-V化合物层和第二 II1-V化合物层之间的载流子沟道的一部分。
[0010]优选地，栅电极包括钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍(Ni)、金(Au)或铜(Cu)。
[0011]优选地，该HEMT还包括位于第二 II1-V化合物层上方的介电覆盖层，其中，源极部件和漏极部件延伸穿过介电覆盖层并接触第二 II1-V化合物层。
[0012]优选地，源极部件和漏极部件的每一个都不包括Au但包括T1、Co、N1、W、Pt、Ta、Pd、Mo、TiN 或 AlCu 合金。
[0013]根据本发明的另一方面，提供了一种高电子迁移率晶体管(HEMT)，包括:氮化镓(GaN)层，设置在衬底上；氮化镓铝(AlGaN)层，设置在GaN层上，AlGaN层具有顶面；氟区，嵌入AlGaN层，氟区的顶面低于AlGaN层的顶面；栅电极，设置在氟区上方，栅电极的底面低于AlGaN层的顶面；源极部件和漏极部件，设置在AlGaN层上的栅电极的相对侧，其中，源极部件和漏极部件包括金属间化合物；以及栅极介电层，设置在栅电极和AlGaN层之间。
[0014]优选地，载流子沟道被定位为靠近GaN层和AlGaN层之间的界面，载流子沟道包括位于栅电极下方的耗尽区。
[0015]优选地，AlGaN层的厚度D1在大约5nm至大约50nm的范围内。
[0016]优选地，氟区具有厚度D2, D1ZiD2的比率在约2.5至约7的范围内。
[0017]优选地，该HEMT还包括位于AlGaN层上方的介电覆盖层，源极部件和漏极部件延伸穿过介电覆盖层并接触AlGaN层。
[0018]优选地，源极部件和漏极部件的每一个都不包括Au但包括T1、Co、N1、W、Pt、Ta、Pd、Mo、TiN 或 AlCu 合金。
[0019]优选地，该HEMT还包括位于源极部件和漏极部件上方的保护层，栅电极的一部分嵌入保护层中。
[0020]根据本发明的又一方面，提供了一种形成高电子迁移率晶体管(HEMT)的方法，包括:在第一 II1-V化合物层上外延生长第二 II1-V化合物层；在第二 II1-V化合物层上沉积介电覆盖层；在介电覆盖层中蚀刻通孔以露出第二 II1-V化合物层的一部分；在第二 II1-V化合物层上的对应通孔中形成源极部件和漏极部件；利用氟气在介电覆盖层中蚀刻开口以及在位于开口下方的第二 II1-V化合物层中蚀刻凹槽；以及在第二 II1-V化合物层上方的开口和凹槽中形成栅电极。
[0021]优选地，在相同的工艺室中以相同的工艺步骤执行蚀刻开口和蚀刻凹槽的步骤。
[0022]优选地，氟气包括SF6、CF4或C3F8。
[0023]优选地，第二 II1-V化合物层具有厚度D1，第二 II1-V化合物层位于凹槽下方的剩余部分具有厚度D2，其中，D1ZiD2的比率在约2.5至约7的范围内。
[0024]优选地，蚀刻开口和蚀刻凹槽的步骤形成嵌入第二 II1-V化合物层的氟区。
【专利附图】
【附图说明】
[0025]根据以下详细描述和附图可以理解本
【发明内容】
。需要强调的是，根据行业标准惯例，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意增大或减小各个部件的尺寸。
[0026]图1是根据本公开的一个或多个实施例的具有HEMT的半导体结构的形成方法的流程图；以及
[0027]图2A至图2G是根据图1方法的一个实施例的处于各个制造阶段的具有HEMT的半导体结构的截面图。【具体实施方式】
[0028]下面详细讨论说明性实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中具体化的可应用发明概念。所讨论的具体实施例仅仅是说明性的而不限制本发明的范围。
[0029]根据本公开的一个多个实施例，半导体结构包括高电子迁移率晶体管(HEMT)。HEMT包括形成在两个不同的半导体材料层(诸如具有不同带隙的材料层)之间的异质结。在至少一个实例中，HEMT包括形成在衬底上的第一 II1-V化合物层(也被称为沟道层)和形成在沟道层上的第二 II1-V化合物层(也称为施体供应层)。沟道层和施体供应层是由元素周期表中的II1-V族构成的化合物。然而，沟道层和施体供应层在组成上彼此不同。第一 II1-V化合物层非掺杂或非故意掺杂(UID)。第二 II1-V化合物层是有意掺杂的。
[0030]第二 II1-V化合物层和第一 II1-V化合物层之间存在带隙间断。由第二 II1-V化合物层中的压电效应产生的电子进入第一 II1-V化合物层，在第一 II1-V化合物层中生成高速移动传导电子的非常薄的层。该薄层被称为二维电子气(2-DEG)，形成载流子沟道。2-DEG的载流子沟道被定位于第二 II1-V化合物层和第一 II1-V化合物层的界面附近的第一 II1-V化合物层处。因此，由于第一 II1-V化合物层非掺杂或非故意掺杂并且电子可自由移动而不碰撞杂质或者大大减少与杂质的碰撞，所以载流子沟道具有高电子迁移率。
[0031]根据本公开的一个或多个实施例，半导体结构形成在衬底的芯片区内。通过芯片区之间的划线在衬底上标记出多个半导体芯片区。衬底将经受各种清洗、分层、图案化、蚀刻以及掺杂步骤以形成半导体结构。这里的术语“衬底”通常是指其上形成各种层和器件结构的块状衬底。在一些实施例中，块状衬底包括硅或化合物半导体，诸如GaAs、InP、Si/Ge或SiC。这种层的实例包括介电层、掺杂层、多晶硅层或导电层。器件结构的实例包括晶体管、电阻器和/或电容器，它们通过互连层而互连至附加集成电路。
[0032]图1是根据本公开的一个或多个实施例的具有HEMT的半导体结构的形成方法100的流程图。现在参照图1中方法100的流程图，在操作101中，提供第一 II1-V化合物层。第一 II1-V化合物层形成在衬底上。接下来，方法100继续操作102，在第一 II1-V化合物层上外延生长第二 II1-V化合物层。方法100继续操作103，在第二 II1-V化合物层上方沉积介电覆盖层。方法100继续操作104，在介电覆盖层中蚀刻两个通孔以露出第二 II1-V化合物层的一部分。方法100继续操作105，在第二 II1-V化合物层上的两个通孔中分别形成源极部件和漏极部件。方法100继续操作106，利用氟气蚀刻介电覆盖层中的开口以及位于开口下方的第二 II1-V化合物层的凹槽。方法100继续操作107，在第二 II1-V化合物层上方的开口和凹槽中形成栅电极。应该注意，可在图1的方法100的之前、期间或之后提供附加工艺。
[0033]图2A至图2G是根据图1方法100的各个实施例的处于各个制造阶段的具有HEMT的半导体结构200的截面图。为更好地理解本公开的发明概念已经简化了各幅图。
[0034]参照图2A，其是在执行操作101和102之后半导体结构200的衬底202的一部分的放大截面图。在一些实施例中，衬底202包括碳化硅(SiC)衬底、蓝宝石衬底或硅衬底。第一 II1-V化合物层204 (也被称为沟道层)生长在衬底202上。在图2A-图2G的实施例中，第一 II1-V化合物层204是指氮化镓(GaN)层(也被称为GaN层204)。GaN层204可利用含镓前体和含氮前体通过金属有机化学汽相外延(MOVPE)来外延生长。含镓前体包括三甲基镓(TMG)、三乙基镓(TEG)或其它合适的化学物。含氮前体包括氨(NH3)、叔丁基胺(TBAm)、苯肼或其它合适的化学物。GaN层204是非掺杂的。可选地，GaN层204是非故意掺杂的，诸如由于用于形成GaN层204的前体而轻掺杂有η型掺杂物。在图2Α-图2G的实施例中，GaN层204的厚度在大约0.5微米至大约10微米的范围内。在其他实施例中，第
一II1-V化合物层204可包括GaAs层或InP层。
[0035]第二 II1-V化合物层206 (也被称为施体供给层)生长在第一 III_V化合物层204上。在第一 II1-V化合物层204和第二 II1-V化合物层206之间限定界面205。2-DEG的载流子沟道208位于靠近界面205的第一 II1-V化合物层204处。在至少一个实施例中，第二 II1-V化合物层206是指氮化铝镓(AlGaN)层(也被称为AlGaN层206)。在图2A-图2G的实施例中，AlGaN层206使用含铝前体、含镓前体以及含氮前体通过MOVPE在GaN层204上外延生长。含铝前体包括三甲基铝(TMA)、三乙基铝(TEA)或其它合适的化学物。含镓前体包括TMG、TEG或其它合适的化学物。含氮前体包括氨、TBAm、苯肼或其它合适的化学物。在图2A-图2G的实施例中，AlGaN层206的厚度Dl在大约5纳米至大约50纳米的范围内。AlGaN层206是故意掺杂的。在其他实施例中，第二 II1-V化合物层206可包括AlGaAs 层或 AlInP 层。
[0036]返回参照图1，方法100继续操作103和104。图2B示出了在介电覆盖层210中蚀刻两个通孔211以露出第二 II1-V化合物层206的一部分之后半导体结构200的截面图。
[0037]在图2B中，介电覆盖层210沉积在第二 II1-V化合物层206的顶面207上。在图2A-图2G的实施例中，介电覆盖层210具有范围在大约100 A至大约5000 A之间的厚度。在一些实施例中，介电覆盖层210包括氧化硅或氮化硅。在一个实例中，介电覆盖层210是在无等离子体的情况下使用SiH4和NH3气通过执行低压化学汽相沉积(LPCVD)方法形成的氮化硅。操作温度在大约650°C至大约800°C的范围内。操作气压在大约0.1Torr和大约ITorr之间的范围内。介电覆盖层210保护下面的第二 II1-V化合物层206免受之后具有等离子体环境的工艺的损害。
[0038]接下来，通过光刻和蚀刻工艺在介电覆盖层210中限定两个通孔211以露出AlGaN层206的顶面207的一部分。在一个实例中，介电覆盖层210是氮化硅，并且在包括BCl3的干蚀刻环境中在氮化娃中蚀刻两个通孔211。气流BCl3在大约30sccm至大约60sccm的范围内。操作气压在大约IOmTorr至大约50mTorr的范围内。操作功率在大约100瓦和大约200瓦的范围内。
[0039]返回参照图1，方法100继续操作105。图2C示出了在第二 II1-V化合物层206上的两个通孔211中形成源极/漏极部件之后半导体结构200的截面图。
[0040]在图2C中，金属层沉积在介电覆盖层210上方、过填充通孔211并接触第二 II1-V族化合物层206。光刻胶层(未示出)形成在金属层上方并被显影以在通孔211上方形成部件。通过反应离子蚀刻(RIE)工艺蚀刻金属层露出的部分直到下面的介电覆盖层210来去除未被光刻胶层部件覆盖的金属层。在蚀刻工艺之后生成金属部件212。金属部件212被配置为HEMT的源极部件或漏极部件。在形成金属部件212之后去除光刻胶层。介电覆盖层210保护下面的第二 II1-V化合物层206在形成金属部件212的蚀刻工艺期间不受损害。位于第二 II1-V化合物层206下方的载流子沟道208中的载流子在蚀刻工艺期间不会受影响。正面地影响半导体结构200的电性能。因此，总装配的产量会增加。[0041]在一些实施例中，金属部件212的金属层包括一种或多种导电材料。在至少一个实例中，金属层不包括金(Au)但包括T1、Co、N1、W、Pt、Ta、Pd、Mo、TiN或AlCu合金。在另一个实例中，金属层包括底部Ti/TiN层、上覆底部Ti/TiN层的AlCu层以及上覆AlCu层的顶部Ti层。金属层的形成方法包括原子层沉积(ALD)或物理汽相沉积(PVD)工艺。在至少一个实施例中，可以向金属部件施加热退火工艺，使得金属部件、第二 II1-V化合物层206和第一 II1-V化合物层204相互反应以形成金属层间化合物。源极/漏极部件212的金属层间化合物为载流子沟道208提供更多有效的电连接。虽然Au可用于形成金属部件212，但在金属部件212里不使用Au，方法100也能在硅衬底上集成电路的生产线中执行。可以消除硅制造工艺上由Au产生的污染问题。
[0042]图2D示出了在金属部件212和介电覆盖层210的顶面上可选地沉积保护层214。在一些实施例中，保护层214包括介电材料，诸如氧化硅或氮化硅。可通过等离子体增强化学汽相沉积(PECVD)法形成保护层214。
[0043]在形成保护层214之后，在第一 II1-V化合物层204和第二 II1-V化合物层206中形成隔离区216。隔离区216将结构200中的HEMT与衬底202中的其它器件隔离开。在一个实例中，通过具有氧或氮物质的注入工艺形成隔离区216。保护层214覆盖源极/漏极部件212，并防止源极/漏极部件212在用于隔离区216形成的注入工艺之后的退火工艺期间露出来。
[0044]返回参照图1，方法100继续操作106。图2E示出了在通过氟气蚀刻形成介电覆盖层210中的开口 217A和位于开口 217A下方的第二 II1-V化合物层206中的凹槽217B之后半导体结构200的截面图。
[0045]在图2E中，在源极/漏极部件212之间的保护层214和介电覆盖层210中形成开口 217A。图案化掩模层(未示出)形成在保护层214的顶面上(也位于介电覆盖层210上方)，并且执行蚀刻工艺215以除去保护层214和介电覆盖层210的一部分。相同的蚀刻工艺215还进一步延伸至顶面107以下以在开口 217A下方的第二 II1-V化合物层206中形成凹槽217B。开口 217A和凹槽217B被配置为稍后栅电极形成的位置。
[0046]在特定实施例中，在包括氟气的相同等离子蚀刻工艺215中蚀刻开口 217A和凹槽217B。在保护层214和介电覆盖层210中限定开口 217A之后，相同的等离子蚀刻工艺215在相同的工艺室中继续限定第二 II1-V化合物层206中的凹槽217B。氟气包括SF6XF4或C3F8。氟气的气流在大约IOsccm至大约IOOsccm的范围内。作为凹槽217B蚀刻的结果，在开口 217A下方的第二 II1-V化合物层206中形成氟区218。氟区218中的氟原子可提供强稳定的负电荷并有效地耗尽载流子沟道208中的电子。因此，在载流子沟道208中生成耗尽区220。由于耗尽区220，载流子沟道208变成常关型。施加正栅极电压以导通该HEMT的载流子沟道208。HMET也可称作增强模式HEMT。
[0047]在传统方法中，可以蚀刻第二 II1-V化合物层206的一部分以通过使用除氟气以外的其他气体形成增强模式HEMT的凹槽。然而，凹槽下方的载流子沟道208不可能为完全常关型，因为在这种工艺中不会形成氟区。在这种情况下，在应该为载流子沟道208的耗尽区220中保留剩余的载流子。这种HEMT的阈值电压很难从负极性电源电压调整为正极性电源电压。因此，限制了形成增强模式HEMT的能力。
[0048]本公开的各个实施例实现了利用氟气蚀刻凹槽217B。在凹槽217B蚀刻后，在第二II1-V化合物层206中形成氟区218。氟区218可有效地耗尽载流子沟道208的耗尽区220中的电子。由于耗尽区220，载流子沟道208变成常关型。凹槽217B下方的氟区218消除了之前提到传统方法中的缺陷。
[0049]在一些实施例中，在凹槽217B形成之后第二 II1-V化合物层206的剩余部分具有厚度D2。厚度D1 (第二 II1-V化合物层206的厚度)和厚度D2的比率在大约2.5至大约7的范围内。超出此范围，氟区218将不能有效地耗尽载流子沟道208的耗尽区220中的电子，或者HEMT会遭受低导通电流的问题。
[0050]图2F示出了在图2E所示半导体结构200上沉积栅极介电层222。在保护层214上，沿着开口 217A和凹槽217B的内表面以及在第二 II1-V化合物层206(还有氟区218)的露出部分上沉积栅极介电层222。还在源极/漏极部件212上方沉积栅极介电层222。在第二 II1-V化合物层206和随后形成的栅电极之间形成栅极介电层222。栅极介电层222可将该HEMT的阈值电压增加到更高的等级并防止泄漏电流从栅电极流向第二 II1-V化合物层206。针对各种应用，该HEMT可在更高的操作电压下操作。
[0051]在一些实施例中，栅极介电层222具有范围在大约3nm至50nm之间的厚度。在一些实例中，栅极介电层222包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。
[0052]在至少一个实施例中，通过原子层沉积(ALD)方法形成栅极介电层222。ALD方法基于汽相化学工艺的顺序使用。大多数ALD反应使用两种化学物，通常称为前体。这些前体以顺序方式一次一个地与表面反应。通过重复将前体暴露给生长表面，沉积栅极介电层222。ALD方法以高质量提供了均一厚度的栅极介电层222。在一个实例中，栅极介电层222是氧化锆。在一些实施例中，第一前体包括四(乙基甲基氨基)锆(TEMAZr)或氯化锆(ZrCl4)。在一些实施例中，第二前体包括氧以氧化第一前体材料来形成单层。在一些实例中，第二前体包括臭氧(03)、氧、7jC (H2O)、N2O或H2O-H2O2。在另一些实施例中，通过等离子体增强化学汽相沉积(PECVD)或低压化学汽相沉积(LPCVD)形成栅极介电层222。
[0053]在特定实施例中，在温度范围在大约400°C至大约700°C的沉积工艺之后对栅极介电层222进行退火。退火工艺可恢复在操作106期间对第二 II1-V化合物层206的可能损害。此外，可以修复(例如，作为之前工艺步骤的结果)在栅极介电层222和第二 II1-V化合物层206之间形成的自由键。
[0054]返回参照图1，方法100继续操作107。图2G示出了在栅电极224形成在第二II1-V化合物层206上方的开口 217A和凹槽217B中之后半导体结构200的截面图。
[0055]在图2G中，栅电极224在氟区218上方形成在栅极介电层222上。栅电极224还位于载流子沟道208的耗尽区220上方。在一个实例中，栅电极层沉积在栅极介电层222上，并过填充图2F所示的开口 217A和凹槽217B。对栅电极执行光刻和蚀刻工艺以限定源极/漏极部件212之间的栅电极224。在一些实施例中，栅电极224包括传导材料层，其包括耐火金属或其化合物，例如钛(Ti)、氮化钛(TiN)、钨化钛(TiW)及钨(W)。在另一个实例中，栅电极224包括镍(Ni)、金(Au)或铜(Cu)。
[0056]在上述实施例中，栅电极224、源极/漏极部件212以及第一 II1-V化合物层204中的载流子沟道208被配置为晶体管。当向栅电极施加电压时，调整晶体管的器件电流。
[0057]本公开的一个方面描述了半导体结构。半导体结构包括第一 II1-V化合物层。第二II1-V化合物层设置在第一 II1-V化合物层上并且在组成上与第一 II1-V化合物层不同。第二 II1-V化合物层具有顶面。源极部件和漏极部件设置在第二 II1-V化合物层上。栅电极设置在源极部件和漏极部件之间的第二 II1-V化合物层上。氟区嵌入在栅电极下方的第二 II1-V化合物层中。氟区的顶面低于第二 II1-V化合物层的顶面。栅极介电层设置在栅电极的至少一部分下方以及氟区上方。
[0058]本公开的另一方面描述了半导体结构。半导体结构包括设置在衬底上的GaN层。AlGaN层设置在GaN层上。AlGaN层具有顶面。氟区嵌入AlGaN层中。氟区的顶面低于AlGaN层的顶面。栅电极设置在氟区上方。栅电极的底面低于AlGaN层的顶面。源极部件和漏极部件设置在AlGaN层上的栅电极的相对侧。源极部件和漏极部件包括金属间化合物。栅极介电层的一部分设置在栅电极和AlGaN层之间。
[0059]本公开还描述了形成半导体结构的方法的方面。该方法包括提供第一 II1-V化合物层。在第一 II1-V化合物层上外延生长第二 II1-V化合物层。介电覆盖层设置在第二II1-V化合物层上。在介电覆盖层中蚀刻两个通孔以露出第二 II1-V化合物层的一部分。在第二 II1-V化合物层上的两个通孔中形成源极部件和漏极部件。利用氟气蚀刻在介电覆盖层中蚀刻开口以及在开口下方的第二 II1-V化合物层中蚀刻凹槽。在第二 II1-V化合物层上方的开口和凹槽中形成栅电极。
[0060]尽管已经详细描述了实施例及其优点，但应该理解，可以进行各种改变、替换和更改而不背离所附权利要求限定的实施例的精神和范围。本领域技术人员很容易理解，根据本公开可以利用与本文描述的对应实施例执行基本相同功能或实现基本相同结果的工艺、机械装置、制造、物质组成、工具、方法或步骤。因此，所附权利要求旨在包括在这种工艺、机械装置、制造、物质组成、工具、方法或步骤的范围内。
【权利要求】
1.一种高电子迁移率晶体管(HEMT)，包括: 第一 II1-V化合物层； 第二 II1-V化合物层，设置在所述第一 II1-V化合物层上方并且在组成上与所述第一II1-V化合物层不同，所述第二 II1-V化合物层具有顶面； 源极部件和漏极部件，设置在所述第二 II1-V化合物层上； 栅电极，设置在所述源极部件和所述漏极部件之间的所述第二 II1-V化合物层上方；氟区，嵌入所述栅电极下方的第二 II1-V化合物层中，其中，所述氟区的顶面低于所述第二 II1-V化合物层的顶面；以及 栅极介电层，设置在所述栅电极的至少一部分的下方以及所述氟区的上方。
2.根据权利要求1所述的HEMT，其中，所述氟区耗尽位于所述第一II1-V化合物层和所述第二 II1-V化合物层之间的载流子沟道的一部分。
3.根据权利要求1所述的HEMT，还包括位于所述第二II1-V化合物层上方的介电覆盖层，其中，所述源极部件和所述漏极部件延伸穿过所述介电覆盖层并接触所述第二 II1-V化合物层。
4.一种高电子迁移率晶体管(HEMT)，包括: 氮化镓(GaN)层，设置在衬底上； 氮化镓铝(AlGaN)层，设置在所述GaN层上，所述AlGaN层具有顶面； 氟区，嵌入所述AlGaN层，所述氟区的顶面低于所述AlGaN层的顶面； 栅电极，设置在所述氟区上方，所述栅电极的底面低于所述AlGaN层的顶面； 源极部件和漏极部件，设置在所述AlGaN层上的所述栅电极的相对侧，其中，所述源极部件和所述漏极部件包括金属间化合物；以及 栅极介电层，设置在所述栅电极和所述AlGaN层之间。
5.根据权利要求4所述的HEMT，其中，载流子沟道被定位为靠近所述GaN层和所述AlGaN层之间的界面，所述载流子沟道包括位于所述栅电极下方的耗尽区。
6.根据权利要求4所述的HEMT，还包括位于所述AlGaN层上方的介电覆盖层，所述源极部件和所述漏极部件延伸穿过所述介电覆盖层并接触所述AlGaN层。
7.根据权利要求4所述的HEMT，还包括位于所述源极部件和所述漏极部件上方的保护层，所述栅电极的一部分嵌入所述保护层中。
8.一种形成高电子迁移率晶体管(HEMT)的方法，所述方法包括: 在第一 II1-V化合物层上外延生长第二 II1-V化合物层； 在所述第二 πι-v化合物层上沉积介电覆盖层； 在所述介电覆盖层中蚀刻通孔以露出所述第二 πι-v化合物层的一部分； 在所述第二 πι-v化合物层上的对应通孔中形成源极部件和漏极部件； 利用氟气在所述介电覆盖层中蚀刻开口以及在位于所述开口下方的所述第二 II1-V化合物层中蚀刻凹槽；以及 在所述第二 II1-V化合物层上方的所述开口和所述凹槽中形成栅电极。
9.根据权利要求8所述的方法，其中，在相同的工艺室中以相同的工艺步骤执行蚀刻所述开口和蚀刻所述凹槽的步骤。
10.根据权利要求8所述的方法，其中，蚀刻所述开口和蚀刻所述凹槽的步骤形成嵌入所述第二 III-V化合物层的氟区。
【文档编号】H01L21/335GK103579328SQ201210454453
【公开日】2014年2月12日 申请日期:2012年11月13日 优先权日:2012年8月9日
【发明者】黄敬源, 游承儒, 姚福伟, 余俊磊, 陈柏智, 杨富智 申请人:台湾积体电路制造股份有限公司